1、武漢理工大學多功能數字鐘課程設計說明書學 號： 0121409340829 課 程 設 計題 目多功能數字鐘的設計與實現學 院信息工程學院專 業電子信息工程班 級電信1406班姓 名葉文嵐指導教師胡君萍 2016年7月1日課程設計任務書學生姓名： 葉文嵐專業班級： 電信1406班指導教師： 胡君萍工作單位：信息工程學院題目:多功能數字鐘的設計仿真與制作初始條件：利用集成譯碼器、計數器、定時器、數碼管、脈沖發生器和必要的門電路等數字器件實現系統設計。 要求完成的主要任務: （包括課程設計工作量及技術要求，以及說明書撰寫等具體要求）1、課程設計工作量：1 周內完成多功能數字鐘電路的設計、仿真、裝配

2、與調試。2、技術要求： 設計一個數字鐘。要求用 4 位數碼管顯示時間，格式為 00：00。具有 60 進制和 24 進制（或 12 進制）計數功能，秒、分為 60 進制計數，時為 24 進制（或 12 進制）計數。有譯碼、七段數碼顯示功能，能顯示時、分、秒計時的結果。設計提供連續觸發脈沖的脈沖信號發生器，具有校時單元、鬧鐘單元和整點報時單元。確定設計方案，按功能模塊的劃分選擇元、器件和中小規模集成電路，設計分電路，畫出總體電路原理圖，闡述基本原理。 3、查閱至少 5 篇近 5 年參考文獻。按武漢理工大學課程設計工作規范要求撰寫設計報告書。全文用 A4 紙打印，圖紙應符合繪圖規范。時間安排： 1

3、） 第 1-2 天，查閱相關資料，學習設計原理。2） 第 3-4 天， 方案選擇和電路設計仿真。3） 第 4-5 天， 電路調試和設計說明書撰寫。4） 第 6 天，上交課程設計成果及報告，同時進行答辯。指導教師簽名：年月日系主任（或責任教師）簽名：年月日目錄摘要IAbstractII1 引言12 設計方案及論證23 電路原理及方案43.1 單元電路方案53.1.1振蕩器的設計53.1.2時、分、秒計數器的設計6 3.1.2.1秒計數器電路6 3.1.2.2分計數器電路7 3.1.2.3時計數器電路83.1.3譯碼驅動及顯示電路的設計83.1.4校時電路的設計113.1.5整點報時電路的設計12

4、3.1.6鬧鐘電路的設計124 仿真結果及分析154.1仿真結果154.2仿真結果分析164.2.1時鐘脈沖仿真結果164.2.2時鐘顯示和校時電路仿真164.2.3鬧鐘電路及報時電路仿真175 實物焊接及調試186 收獲及體會197 參考文獻20附錄1 元件清單21摘要數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，因此得到了更加廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯和時序邏輯電路。目前，數字式鬧鐘的功能越來越強，并且有多種專門的大規模集成電路可供選擇。數字式鬧鐘適用于自動打鈴、自動

5、廣播，也適用于節電、節水及自動控制多路電器設備。它是由數字鐘、定時電路、放大執行電路、電源電路組成。具有電路結構簡單、動作可靠、使用壽命長、容易更改設定時間、制造成本低等優點。本次設計的多功能數字鐘需要實現計數顯示、校時、整點報時以及鬧鐘的功能。從有利于學習數字電路知識的角度考慮，這里主要介紹以中小規模集成電路設計多功能數字鐘的方法。 關鍵詞：多功能數字鐘；數字電路；中小規模集成電路。Abstract Digital clock is a kind of when using a digital circuit technology, minutes and seconds timer dev

6、ice has higher accuracy compared with the mechanical clock and intuitive, and no mechanical device, has a longer service life. So has been more widely used. Digital clock in principle is a typical digital circuit, including the combinational logic and sequential circuits. At present, the digital ala

7、rm clock function is stronger and stronger, and there are a variety of special selection of large scale integrated circuit. Digital alarm clock is suitable for automatic ringing the bell, automatic radio, can also be applied to electricity saving, water saving and automatic control multi-channel ele

8、ctrical equipment.With simple structure,reliable operation,long service life change the setting time for easy and low manufacturing cost etc.The multi-function digital clock design needs to implement counter display, school hours, the whole point timekeeping and alarm functions. Conducive to learnin

9、g from the viewpoint of a digital circuit knowledge, here we are introduced to small and medium-scale integrated circuit design multifunction digital clock approach. Keywords: multi-function digital clock; digital circuit ; medium-scale integrated circuit I多功能數字鐘的設計與實現1 引言 多功能數字鐘具有時間顯示、鬧鐘設置、環境溫度測量、電

10、網電壓、電網頻率顯示，鬧鈴控制和電網電壓的過壓、欠壓報警等功能,深受人們歡迎。數字鐘是采用數字電路實現對時,分,秒數字顯示的計時裝置,廣泛用于個人家庭,車站, 碼頭辦公室等公共場所,成為人們日常生活中不可少的必需品,由于數字集成電路的發展和石英晶體振蕩器的廣泛應用,使得數字鐘的精度,遠遠超過老式鐘表, 鐘表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、自動起閉路燈、定時開關烘箱、通斷動力設備、甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及擴大其應用，有著非常現實的意義

11、。因此，此次設計與制作數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘，而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及使用方法。數字電子鐘是一個將“ 時”，“分”，“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時，顯示滿刻度為23時59分59秒。2 設計方案及論證 基于多功能數字鐘的設計要求可知；數字鐘應具有60進制和24進制的計數功能、譯碼顯示功能、校時功能和鬧鐘功能，針對以上功能的實現方法，有以下三種實現方案：方案一：采用中小規模集成電路實現采用中小規模集成邏輯電路可以實現數字鐘的時分秒計時功能、校時功能、整點報時功能、鬧鐘功能，計時模塊采用時鐘信號

12、觸發，不需程序控制。所有功能模塊的主要部件都使用集成芯片。此方案正是所學的數電知識應用，可以加深對邏輯電路的理解，符合此次設計的要求。秒顯示器分顯示器時顯示器鬧鐘電路 振蕩器秒譯碼器校時電路時計數器分譯碼器分計數器秒計數器時譯碼器整點報時電路圖1 方案一原理框圖 擴展電路方案二：EDA技術實現采用EDA作為主控器外圍電路進行電壓、時鐘控制、鍵盤和LED控制。但此方案邏輯電路復雜，外圍設備多，靈活性較低，不利于擴展。且設計的大多是未學知識，不能達到此次設計的目的。 時間計數 顯示模塊 數碼管顯示 圖2 方案二原理框圖方案三：單片機編程實現利用AT89S51單片機和74HC573八位鎖存器以及利用

13、C語言對AT89S51進行編程實現數字鐘的時間顯示，單片機的知識尚未學習，而且運用單片機顯得數電課設意義不大，不能達到此次設計的目的。MCU控制芯片（AT89451）復位LED顯示時間設置圖3 方案三原理框圖綜上，根據自身的知識貯備和方案比較，我決定采取方案一。因為方案一簡便靈活，擴展性好，而且正好是所學知識的應用，可以對邏輯器件的使用增加經驗，同時符合此次數字電路設計的要求與初衷。秒顯示器分顯示器時顯示器3 電路原理及方案鬧鐘電路 振蕩器秒譯碼器校時電路時計數器分譯碼器分計數器秒計數器時譯碼器整點報時電路圖4 電路原理框圖 擴展電路數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由

14、于計數的起始時間不可能與標準時間一致，故需要在電路上加一個校時電路。同時必需以標準的1HZ時間信號作為時鐘驅動。通常使用石英晶體振蕩器電路構成數字鐘。圖3.1.1所示為數字鐘的一般構成框圖。1 振蕩器電路：振蕩器電路給數字鐘提供一個頻率穩定準確的方波信號，可保證數字鐘的走時準確及穩定。 2 計數器電路：計數電路由秒計數器、分計數器、時計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為24進制計數器。 3 譯碼器電路：譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流

15、。4 整點報時電路：一般時鐘都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鐘會自動報時,以示提醒.其作用方式是發出連續的或有節奏的音頻聲波,較復雜的也可以是實時語音提示。5 校時電路：由于計數的起始時間不可能與標準時間一致，故需要在電路上加一個校時電路。校時電路用以重新接通電源或走時出線誤差時都需要對時間進行校正。有時校正和分校正功能，在小時校正時不影響分和秒的政策計數；在分校正時不影響秒和小時的正常計數。3.1 單元電路方案3.1.1振蕩器的設計由集成電路定時器555與RC組成的多諧振蕩器作為時間標準信號源。多諧振蕩器是一種自激振蕩器，在接通電源后，不需要外加觸發信號，便能自動產生

16、矩形（脈沖）波。根據555的引腳圖以及其功能表，再結合數電課上所學知識，用NE555芯片以及外圍電路搭建成一個多諧振蕩器，通過設計外圍電路的參數輸出方波頻率為1KHz，故稱為方波發生器。脈沖的頻率計算公式為：。在此選擇R1=100，R2=1000，C1=47uF，C2=0.01uF。下圖即為555振蕩器：圖5 555多諧振蕩器電路圖2.2.1-2 555振蕩器電路 圖4.1.1-3 方波發生器3.1.2時、分、秒計數器的設計 一般常用的計數芯片主要有74LS90、74LS161、74LS160等。由于數字鐘要求計時電路部分是24進制，計分、計秒電路為60進制，所以可以采取計數器的擴展來實現。首

17、先要選取計數芯片類型，一般采用10進制計數器來實現時間計數單元的計數功能。為減少器件使用數量，可選用74LS90。該器件為雙2-5-10異步計數器，并且每一計數器均提供兩個個異步清零端（高電平有效）。電路由秒、分、時三部分單元電路構成，全部采用兩塊74LS90芯片進行級聯擴展。利用異步清零法，得到“秒”和“分”六十進制計數器以及“時”二十四進制計數器。芯片由下降沿觸發，通過反饋可實現清零狀態，實現循環。狀態起始時，由R01、R02直接進入清零狀態，當R91、R92均置0時，在CP脈沖信號作用下，電路開始進入計數狀態。秒和分電路個位為十進制計數器，可09循環，當個位循環一次，取其高位QD連接CP

18、A，在下降沿作用下，實現十進制進位操作。秒和分電路十位為六進制計數器，可05循環。循環一次后利用下一狀態的暫態控制R01、R02使電路實現清零操作。時電路為二十四進制計數，利用同樣思路實現。將秒和分電路的十位QC端接下一電路的個位CPA端可實現電路之間的進位操作。電路完成一次大循環，數碼管顯示23：59：59，時電路反饋控制R01、R02使狀態回到起始（00：00：00）。3.1.2.1秒計數器電路秒信號發生器是數字電子鐘的核心部分，它的精度和穩定度決定了時信號發生器和分信號發生器的精度。“秒”計數器為60進制計數器。實現此100模數的計數器是由兩片中規模集成計數器74LS90構成的。首先分別

19、將兩片 圖6 秒計數器電路74LS90設置成10進制加法計數器。即將兩片的74LS90的置數端R0和R9都接地，將CPA端接到QA端，以QD為進位輸出端，則構成了十進制加法計數器。接下來，利用74LS90的反饋置數方法實現60進制。74LS90屬于異步置數，所以計數器輸出“2QD2QC2QB2QA、1QD1QC1QB1QA=0110、0000”時，通過置數脈沖使計數器清零，也就是此時QB，QC發出置數脈沖送至清零端R0，則R0計數器清零。秒計數器電路圖如圖所示。3.1.2.2分計數器電路圖7 分計數器電路分計數器電路也是60進制計數器。同秒計數器一樣是由兩片中規模集成計數器74LS90構成。將

20、兩片74LS90按同秒計數器的方法先接成十進制加法計數器，再按秒計數器電路的方法連接就可實現100進制的計數器。再用同秒計數器的方法實現60進制。其電路圖同秒計數器電路圖。如下圖所示。3.1.2.3時計數器電路 時計數器是24進制計數器。實現此模數的計數器也是由兩片中規模集成計數器74LS90構成。同分、秒計數器一樣，先將兩片計數器74LS90連接成100進制的加法計數器，再把兩片計數器74LS90用秒計數器的方法接成可實現24進制的加法計數器。當計數器狀態為“2QD2QC2QB2QA、1QD1QC1QB1QA=0010、0100”時，要求計數器歸零。通過2QB、1QC送出的置數脈沖使兩片計數

21、器74LS90同時清零，這樣就構成了24進制計數器。時計數器電路圖如圖所示。圖8 時計數器電路3.1.3譯碼驅動及顯示電路的設計 譯碼電路的功能是將秒分時計數器的輸出代碼進行翻譯，變成相應的數字。用于驅動LED七段數碼管的譯碼器常用的有74LS46、74LS47、74LS48、74LS49。七段發光二極管是多種顯示器中的一種，它可以直接顯示出譯碼器輸出的十進制數。七段發光二極管顯示器有共陰與共陽兩種接法如圖3.1.4-1。共陽接法就是把發光二極管的陽極都連在一起接到高電平上，輸出低電平有效。與其配套使用的譯碼器有74LS46、74LS47；共陰接法相反，它是把發光二極管的陰極都連接在一起接地，

22、輸入高電平有效。與其配套的譯碼器有74LS48、74LS49。 去電子市場買元件時發現上述類型的譯碼器產量較少甚至停產，取之代替的新產品74CD4511，這種譯碼器比較上述譯碼器便宜而且與74LS48功能相同，因此可選用這種譯碼器代替，并配套地使用共陰極數碼管。圖9 共陰、共陽數碼管 譯碼及驅動顯示電路電路由數碼顯示管和譯碼器組成。譯碼器選擇CD4511，其中A3A2A1A0 為 BCD 碼輸入，A0為最低位。LT為燈測試端，加高電平時，顯示器正常顯示，加低電平時，顯示器一直顯示數碼“8”，各筆段都被點亮，以檢查顯示器是否有故障。YaYg是 7 段輸出，可驅動共陰LED數碼管。芯片引腳圖及功能

23、表如圖：圖10 CD4511引腳圖表1 CD4511功能表輸入輸出LEBILTA3A2A1A0YaYbYcYdYeYfYg顯示XXLXXXXHHHHHHH8XLHXXXXLLLLLLL消隱LHHLLLLHHHHHHL0LHHLLLLLHHLLLL1LHHLLHLHHLHHHH2LHHLLHHHHHHLLH3LHHLHLLLHHLLHH4LHHLHLHHLHHLHH5LHHLHHLLLHHHHH6LHHLHHHHHHLLLH7LHHHLLLHHHHHHH8LHHHLLHHHHLLHL9HLHL消隱LHHLLLLLLL消隱HHHH消隱HHHXXXX鎖存 計數器實現了對時間的累計以8421BCD碼形

24、式輸出，為了將計數器輸出端8421BCD碼顯示出來，需要顯示譯碼電路將計數器的輸出數碼轉換我數碼顯示器件所需要的輸出邏輯和一定的電流，譯碼電路的功能是將秒分時計數器的輸出代碼進行翻譯，變成相應的數字。圖11 譯碼顯示電路3.1.4校時電路的設計通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態即可。為了使電路簡單，數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。當數字鐘走時出現誤差時，需要校正時間。校時電路實現

25、對“時”“分”“秒”的校準。在電路中設有正常計時和校對位置。本實驗實現“時”“分”的校對。對校時的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。需要注意的時，校時電路是由與非門構成的組合邏輯電路，開關S1或S2為“0”或“1”時，可能會產生抖動，為防止這一情況的發生我們接入一個由RS觸發器組成的防抖動電路來控制。表2 校時開關功能表J1J2功能11計數01校分10校時圖12 校時電路當數字鐘接通電源或者計時出現誤差時，需要校正時間。校時是數字鐘應具有的基本功能。對校時電路的要求是，在小時校正事不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。校時電路

26、由開關控制，使計數器對1Hz的校時脈沖計數。如上圖所示，當開關向上時，校時電路處于正常計時狀態；當開關向下時，脈沖信號直接輸入74LS90的CPA端，校時電路處于校時狀態。3.1.5整點報時電路的設計根據要求，電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QC和Q 、個位的Q和Q及秒計數器十位的Q和Q相與，從而產生報時控制信號。選蜂鳴器為電聲器件，蜂鳴器是一種壓電電聲器件，當其兩端加上一個直流電壓時酒會發出鳴叫聲，兩個輸入

27、端是極性的，其較長引腳應與高電位相連，圖3.1.10的三極管是為了驅動蜂鳴器。圖13 整點報時電路圖3.1.6鬧鐘電路的設計鬧鐘電路采用四個74LS85數據選擇芯片串聯。數值比較器就是對兩數A、B進行比較，以判斷其大小的邏輯電路。比較結果有AB、AB3HLLA3B3LHLA3=B3A2B2HLLA3=B3A2B2LHLA3=B3A2=B2A1B1HLLA3=B3A2=B2A1B1LHLA3=B3A2=B2A1=B1A0B0HLLA3=B3A2=B2A1=B1A0B0LHLA3=B3A2=B2A1=B1A0=B0HLLHLLA3=B3A2=B2A1=B1A0=B0LHLLHLA3=B3A2=B2

28、A1=B1A0=B0HLLHA3=B3A2=B2A1=B1A0=B0HHLLLLA3=B3A2=B2A1=B1A0=B0LLLHHL真值表中的輸入變量包括A3與B3、A2與B2、A1與B1、A0與B0和A與B的比較結果。其中A和B是另外兩個低位數，IAB、IAB和IA=B是它們的比較結果。設置低位數比較結果輸入端是為了能與其他數值比較器連接，以便組成位數更多的數值比較器。本電路將時和分電路的四個輸出端從高到低接到85芯片的A0A1A2A3，芯片的B0B1B2B3端接至四位撥碼開關。利用撥碼開關的四位高低電平輸入組成一個十六進制的控制端。四個85芯片采用級聯形式，當四個芯片的A=B端同時滿足時，

29、最后一個芯片的A=B端輸出高電位。電路圖如下：圖14 鬧鐘電路134 仿真結果及分析4.1仿真結果總電路仿真如下：圖15 總電路仿真該電路實現了時以24進制，分和秒以60進制的準確計時，通過開關J1、J2分別實現時、分的校時，通過4片四位數值比較器完成了鬧鐘功能，完成了整點報時的功能。4.2仿真結果分析4.2.1時鐘脈沖仿真結果用示波器觀察555芯片組成的多諧振蕩器經千分頻后發出的脈沖信號如圖：圖16 多諧振蕩器波形圖4.2.2時鐘顯示和校時電路仿真將時鐘脈沖接入時鐘電路，對電路進行仿真（在實際仿真過程中選擇使用50hz 脈沖減少仿真等待時間）。仿真圖如下：圖17 時鐘正確顯示00:00:59

30、圖18 時鐘正確顯示00:59:59圖19 時鐘正確顯示23:59:59 利用校時電路快速觀察時電路和分電路的進位情況，仿真顯示分電路和秒電路在顯示“59”時下一狀態跳轉至“00”。時電路在顯示“23”時下一狀態跳轉至“00”，成功實現二十四進制和六十進制的進位。 閉合校時電路開關，可以實現分電路和時電路以秒電路的頻率計時，校時電路成功。4.2.3鬧鐘電路及報時電路仿真將鬧鐘電路的撥碼開關調成“00：01”狀態，用示波器觀察鬧鐘電路輸出波形，波形如下：圖20 鬧鐘仿真波形圖利用校時電路將分和時電路與秒電路以同一頻率計時以縮短仿真時間，可觀察到當顯示“00：01”時，電路產生一個一分鐘的脈沖（脈

31、沖的高電平為1分鐘），鬧鐘響鈴一分鐘。 用同樣的方法模擬整點報時的情況，利用校時電路加快分電路計時，當分秒電路顯示“59：50”，報時電路會產生一個10秒的高電平，用以驅動揚聲器電路發生。4 實物焊接及調試 實物焊接完成，外觀上來說尚可。但在調試時數碼管亮了一下之后就不再亮了。電路圖太過繁雜，芯片有28片之多，走線復雜，檢查芯片輸入輸出正常后也沒發現出錯的地方。圖21 實物正面圖圖22 實物反面焊接圖5 收獲及體會通過此次課程設計，使我更加扎實的掌握了有關數字電子技術方面的知識，在設計過程中，剛開始毫無頭緒，后來經過自己的思考，決定采用化整為零的方法，分模塊來完成，再把它們整合起來。有了清晰的思路，逐步完成各個單元電路。然而這一過程同樣充滿荊棘，許多電路都經過了很多次的修改、優化。當仿真成功的那一刻仿佛所有的付出都得到了