1、可編程邏輯器件的開發與應用貴州大學九九級計科系 5班 顧 華 學號：25一、 簡介可編程邏輯器件可編程邏輯器件（Programable Logic Device）簡稱PLD。它是電子設計領域中最具活力和發展前途的一項技術。PLD是一種半定制電路，能完成大部分數字器件的功能，工程師可以通過傳統的原理圖輸入法，或是硬件描述語言自由的設計一個數字系統。通過軟件仿真，可以事先驗證設計的正確性。PLD還可以利用自身的在線修改能力，隨時修改設計而不必改動硬件電路。PLD的這些優點使得PLD技術在90年代后得到飛速的發展。可編程邏輯器件是邏輯器件家族中發展最快的一類器件，這有兩個根本原因。其一，PLD每個邏

2、輯器件具有愈來愈多的門電路，因而可以完成本來要由許多個分立邏輯器件和存儲芯片完成的功能。這種方法縮小了最終系統的尺寸，降低了最終系統的功耗和成本，提高了最終系統的性能和可靠性。其二，同樣重要的是，你只需花幾秒或幾分鐘的時間，就可以在工作站以及系統組裝線上配置或重新配置這些器件。這種能力使你掌握很大的靈活性，可以對最后一分鐘的設計變動做出反應，并可以在實施之前根據想法做出原型，也可以滿足因客戶需求和競爭壓力而導致的產品上市的最后期限。 二、 ASIC的特點ASIC（Application Specific Integrated Circuits）是“專用集成電路”的簡稱，是面向專門用途的電路即為

3、某個特定的功能開發的集成電路。目前在集成電路界，ASIC被認為是用戶專用集成電路，即它是專門為一個用戶設計和制造的。換而言之，它是根據某一用戶的特定要求，能以低研制成本、短交貨周期的全定制、半定制集成電路。與通用集成電路相比，ASIC在構成電子系統時具有以下幾個方面的優越性：（1） 縮小體積、減輕重量、降低功耗。（2） 提高可靠性。用ASIC芯片進行系統集成后，外部連線減少，可靠性明顯提高。（3） 易于獲得高性能。ASIC針對專門的用途而特別設計，它是系統設計、電路設計和工藝設計的緊密結合，這種一體化的設計得到前所未有的高性能系統。（4） 可增強保密性。電子產品中的ASIC芯片對用戶來說相當于

4、一個“黑盒子”。因此，保密性大大提高。（5） 在大批量應用時，可顯著降低系統成本。目前ASIC在總的IC市場中的占有率已達1/3，在整個邏輯市場中的占有率已超過一半。三、用可編程邏輯器件實現ASIC設計隨著數字集成電路的廣泛應用及其本身在不斷地進行更新換代，由早期的電子管、晶體管、小中規模集成電路、發展到超大規模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC)芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC

5、芯片，并且立即投入實際應用之中。可編程邏輯器件作為ASIC的一個重要分支，是一種已完成了全部工藝制造、可直接從市場上購買得到的產品，用戶只要對它編程就可實現所需要的電路功能，所以稱它為可編程ASIC。采用可編程器件，設計人員在實驗室即可設計和制造出芯片，而且可反復編程，修改錯誤，這就大大方便了設計者。可編程ASIC，特別是現代可編程ASIC（CPLD、FPGA）的出現，使得電子設計工程師或科研人員有條件在實驗室內快速、方便地開發專用集成電路，這些專用集成電路往往是一個復雜的數字系統。可以說可編程ASIC給現代電子系統的設計帶來了極大的變革。1、 可編程ASIC的三種類型可編程ASIC是由用戶編

6、程來實現所需功能的專用集成電路，按照結構的復雜程度不同大致分為簡單可編程ASIC、復雜可編程ASIC和現場可編程ASIC三種類型：（1） 簡單可編程ASIC主要指早期開發的可編程邏輯器件PLD，他們通常由“與陣列”和“或陣列”組成。（2） 復雜可編程ASIC主要是指復雜可編程邏輯器件CPLD（Complex Programable Logic Device）。（3） 現場可編程ASIC主要是指現場可編程門陣列FPGA（Field Programable Gate Array）,它是與傳統PLD不同的一類可編程ASIC。它具有類似于半定制門陣列的通用結構，即由邏輯功能塊排列成陣列組成，并由可編程

7、的互連資源連接這些邏輯功能塊來實現所需的設計。在某種意義上說，FPGA是一種將門陣列的通用結構與PLD的現場可編程特性結合于一體的新型器件，具有集成度高、通用性好、設計靈活、編程方便等多方面優點。FPGA最早由美國Xlinx公司于1985年推出。CPLD、FPGA具有很高的集成度和功能，并且FPGA具有現場可編程的特點。FPGA(現場可編程門陣列)與 CPLD(復雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL,GAL等邏輯器件的基礎之上發展起來的。同以往的PAL,GAL等相比較，FPGACPLD的規模比較大，它可以替代幾十甚至幾千塊通用IC芯片。這樣的FPGACPLD實際上就是一個子系統

8、部件。這種芯片受到世界范圍內電子工程設計人員的廣泛關注和普遍歡迎。2、現場可編程門陣列FPGA的結構 FPGA不受“與或”陣列結構上的限制以及含有觸發器和I/O端數量上的限制，可以靠內部的邏輯單元以及它們的連接構成任何復雜的邏輯電路，更適合實現多級邏輯功能，并且具有更高的密度和更大的靈活性。目前已成為設計數字電路或系統的首選器件之一。 FPGA中實現各種組合邏輯功能的原理是，通過對各存儲單元的編程，來控制門陣列中門的“開”與“關”，從而實現不同的邏輯功能。 FPGA主要由可編程邏輯模塊CLB、輸入/輸出模塊IOB、可編程連線資源3部分組成。如下圖所示：IOBIOBIOBIOBIOBIOBCLB

9、CLBIOBIOB 布線區IOBIOBCLBCLBIOBIOBIOBIOBIOBIOB FPGA的結構示意圖 可編程邏輯模塊CLB是FPGA中實現各種功能的基本邏輯單元電路，可以實現絕大多數邏輯功能，其中包括組合邏輯、時序邏輯、RAM及各種運算功能。CLB以n×n陣列形式分布在FPGA中，同一系列中不同型號的FPGA，其陣列規模也不同。CLB主要由邏輯函數產生器、觸發器、進位邏輯、編程數據存儲單元、數據選擇器及其它控制電路組成，有13個輸入端和4個輸出端。可編程的輸入/輸出模塊IOB是芯片外部引腳數據與內部數據進行交換的接口電路，通過編程可將I/O引腳設置成輸入、輸出和雙向等不同的功

10、能。IOB是FPGA外部封裝引腳和內部邏輯間的接口。每個IOB對應一個封裝引腳，通過在IOB有關的編程數據存儲單元中寫入不同的數據，可將引腳定義為輸入、輸出和雙向功能。可編程連線資源分布在CLB陣列的行、列間隙上，由水平和垂直的兩層金屬線段組成格柵狀結構。IOB分布在芯片的四周，CLB之間的空隙部分是布線區，分布著可編程連線資源，這些資源包括金屬導線、可編程開關點和可編程開關陣列。金屬導線以縱橫交錯的格柵狀結構分布在兩個層面（一層位橫向線段，一層位縱向線段），有關的交叉點上連接著可編程開關或可編程開關矩陣，通過對可編程開關和可編程開關矩陣的編程實現CLB與CLB之間、CLB與IOB之間、以及全

11、局信號與CLB和IOB之間的連接。3、可編程ASIC的優點可編程ASIC是由用戶通過編程來決定芯片的最終功能，設計只需在實驗室就可完成。具有研制周期縮短、設計成本降低、設計靈活性提高的優點。基于這些特點，可編程邏輯器件發展到現在，規模越來越大，功能越來越強，價格越來越便宜，相配套的電子設計自動化（EDA）軟件越來越完善，因而深受設計人員的喜愛。目前，在電子系統開發階段的硬件驗證過程中，一般都采用可編程邏輯器件，以期望盡快開發產品，迅速占領市場。四、可編程邏輯器件的開發設計流程1、可編程邏輯器件設計流程如圖示：設計輸入下載編程時序仿真設計實現功能仿真 電路原理圖波形圖硬件描述語言器件測試優化、合

12、并映射布局、布線1、設計輸入 設計輸入就是根據系統要求對所設計的任務提出一個簡潔而完整的功能描述，并且以開發軟件要求的某種輸入形式表示。常用設計輸入有電路原理圖、硬件描述語言和波形輸入等形式。電路原理圖是圖形化的表達方式，使用元件符號和連線來描述設計。其特點是比較容易掌握，直觀而方便，所畫的電路原理圖與傳統的器件連接方式完全一樣。硬件描述語言HDL（Hardware Description Language）是采用文本編程的方式描述設計，其邏輯描述功能強。與傳統的原理圖輸入設計方法相比較，硬件描述語言更適合規模日益增大的電子系統，它還是進行邏輯綜合優化的重要工具。硬件描述語言使得設計者在比較抽

13、象的層次上描述設計的結構和內部特征，為設計輸入提供了更大的靈活性，具有更高的通用性，能有效的縮短設計周期，減少生產成本。它的突出優點是：語言的公開可用性；設計與工藝的無關性；寬范圍的描述能力；便于組織大規模系統的設計；便于設計的復用和繼承等。目前最常用的硬件描述語言有VHDL和Verilog-HDL，它們都已經成為IEEE標準。VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）即超高速集成電路硬件描述語言，VHDL的語言形式和描述風格與句法十分類似于一般的計算機高級語言，它的主要優點是：（1）與其他的硬件

14、描述語言相比，VHDL具有更強的行為描述能力，是一種高層次的、與器件無關的設計，即設計者沒有必要熟悉器件內部的具體結構。（2）VHDL豐富的仿真語句和庫函數，使得在任何大系統的設計早期就能查驗設計系統的功能可行性，隨時可對設計進行仿真模擬。（3）支持從系統級至門級電路的多層次描述；支持結構描述；支持行為描述；支持數據流描述；支持混合描述。（4）可移植性好。對于綜合和仿真工具采用相同的描述，對于不同的平臺也采用相同的描述。（5）加快了上市的時間，降低了成本。但VHDL目前暫不具備描述模擬電路的能力。可編程邏輯器件的設計多采用層次化的設計方法，分模塊、分層次的進行設計描述。2、設計實現設計實現是從

15、輸入設計文件到生成下在數據文件文件的編譯過程。此部分是開發軟件工具的核心部分。設計實現主要完成4個相關任務：（1）優化和合并：優化是指邏輯化簡，合并是將模塊化設計產生的多個文件合并為一個網表文件，并使層次設計平面化。（2）映射：是把設計分為多個適合器件內部邏輯資源實現的邏輯小塊的形式。（3）布局和布線：布局是將已分割的邏輯小塊防盜器件內部邏輯資源的具體位置，并使它們易于連線，且連線最少；布線是利用器件的布線資源完成各功能塊之間和反饋信號的連接。（4）生成編程文件：設計實現的最后一步是產生可供器件編程使用的數據文件。對CPLD器件產生熔絲圖文件，即JEDEC文件；對于FPGA器件則產生位流數據文

16、件Bitstream。3、設計仿真這部分的最大功能是便于用戶檢查自己的設計思想是否得到實現和設計中存在的問題。可以在設計過程中對整個系統乃至各個模塊進行近似實際的軟仿真，即在計算機上用軟件驗證連接和邏輯功能是否正確，各個部分的時序配合是否準確。如果有錯可以方便的修改錯誤，而不必在硬件上做改動。設計仿真包括（1）前仿真，即在設計輸入后進行的功能仿真；（2）后仿真，既設計實現的時序仿真；（3）器件測試。4、下載編程 下載編程是將設計輸入通過編譯生成的JEDEC文件或位流文件下載到可編程器件中。五、點陣顯示器的設計1、 功能說明設計一個可滾動顯示十個字的LED點陣顯示器。該顯示器的基本原理是：由時鐘

17、信號CLK送往模16的加計數器，產生行掃描到416線的行譯碼器，則015的16個行選信號產生LED行選控制到16×16位的LED點陣。當模16的加計數器產生進位信號C，即015行掃描完成。再通過一個模10加計數器進行列掃描，由于顯示器要滾動顯示字體，所以模10加計數器的進位信號C控制一個模20減計數器。模20減計數器將其計數結果和模10加計數器的計數結果經過一個加法器相加，通過地址多路器到達VRAM(顯示RAM)。該VRAM容量為20×16位，存儲有20個字的地址，此地址作為字庫（ROM）的高地址與模16計數器發送的低地址作字庫中存儲字的地址，在字庫找到所需的字，后經過數據

18、總線DB送緩沖器。模10加計數器產生列掃描信號到410線的列譯碼器，將產生的10個字選信號分別送緩沖器（0）緩沖器（9）。緩沖器接收到數據總線的數據及列譯碼信號控制LED點陣。這樣10個16×16位的LED點陣就可滾動顯示10個字,實現LED點陣顯示器。2、 顯示器的設計電路原理圖模16加計數器 416線行 譯碼 行掃描 CLK 4 · · 16行選信號· C 模 10加 計數 器R 410線列 譯碼 列掃描 4 · · 10個字選信號 · C 模20減計數器R 4 來自模16計數器的低位地址字庫ROMVRAM地址多路器加法

19、器 DB 邏輯控制 高位地址 計算機串口 顯示器總體原理圖 410線列譯碼列掃描輸出 DB 16 16緩沖器（0）緩沖器（9） 416線 16 1616×16LED點陣16×16LED點陣行譯碼行掃描輸出 ： LED點陣控制原理圖3、 采用的開發軟件LED點陣顯示器的設計采用的是Xilinx公司的開發軟件Foundation Series，它是Xilinx公司最新集成開發的EDA工具，支持所有的Xilinx系列芯片。可讓用戶在電腦上輸入VHDL語言、原理圖或方程式，再經編輯、編譯、綜合裝配布局、布線，優化等步驟完成可編程邏輯器件的設計。XilinxFPGA系列器件：XC4000系列FPGA器件XC4000XL/XLA為3.3V器件，I/O兼容5V；XC4000XV為2.5V器件，I/O兼容3.3V和5V。XC4000X系列可滿足密度高達50萬系統門的需求，器件內帶有高速片內RAM。4、 計數器的設計在LED點陣顯示器設計中需要三個計數器實現原理圖，按照HDL設計流程用VHDL語言編寫模10的加計數器，源程序如下：LIBRARY IEEE;ENTITY Count IS PORT