實驗2 組合邏輯電路的分析和設計_第1頁
實驗2 組合邏輯電路的分析和設計_第2頁
實驗2 組合邏輯電路的分析和設計_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

實驗二 組合電路的分析和設計一、實驗目的1、掌握組合邏輯電路的實驗分析及設計方法。 2、驗證并實現半加器和全加器的邏輯功能。 二、預習要求1、組合邏輯電路的分析方法及設計方法。 2、半加器、全加器的工作原理。 三、實驗內容1、分析圖1所示的組合邏輯電路。 圖1（1）寫出對應的邏輯表達式及邏輯功能。邏輯表達式： Y=邏輯功能：（2）在EWB 中，用7400實現圖1所示邏輯電路，參考電路圖如下： 圖2（3）將Initial 和Final 分別設置為“0000”和“0003”，“Frequency ”的單位設置為“Hz ”。 “Pattern ”設置為“Up counter”。單擊“step ”，觀察輸出，記錄在表1中。表1 組合電路分析 驗證結果是否正確。2、 用異或門（7486）和與非門（7400）設計一個1位半加器。 （1）寫出邏輯表達式，畫出邏輯電路圖。（2）在EWB 中實現對應電路，填寫下表并驗證結果。表中A 、B 為加數，Y 為和。表2 半加器 3、用異或（7486）、與或非門（7455）和與非門（7400）設計一個1位全加器。 （1）寫出邏輯表達式，畫出邏輯電路圖。（2）在EWB 中實現對應電路圖，填寫下表并驗證結果。表中A 、B 為加數，C 為低位進位，S 為和，C 為高

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論