1、 2011年第35卷第09期（總第359期）器件與應(yīng)用Parts &applications文章編號(hào)：1002-8692（2011）09-0041-02基于現(xiàn)代DSP 技術(shù)的全數(shù)字MQAM 調(diào)制器的設(shè)計(jì)董明佶（桂林電子科技大學(xué)信息與通信學(xué)院，廣西桂林541004）【摘要】利用MQAM 調(diào)制的基本原理，采用基于ISE DS 的System Generator 工具，設(shè)計(jì)了一個(gè)基于FPGA 的多進(jìn)制QAM 調(diào)制器，在給出了系統(tǒng)設(shè)計(jì)框圖后，重點(diǎn)介紹了擾碼器、差分編碼器、星座映射單元、FIR 成形濾波器等模塊的設(shè)計(jì)方法，實(shí)現(xiàn)了64QAM 的基帶調(diào)制和中頻處理，最終在FPGA 上予以實(shí)現(xiàn)。【關(guān)鍵

2、詞】MQAM ；調(diào)制；FPGA ；System Generator 【中圖分類號(hào)】TN914.3【文獻(xiàn)標(biāo)識(shí)碼】BDesign of All-digitized MQAM Modulator Based on Modern DSP TechnologyDONG Mingji（College of Information &Communication, Guilin University of Electronic Technology, Guangxi Guilin 541004, China ）【Abstract 】According to the ultimate principle

3、 of the MQAM modulation, the tool of System Generator in ISE DS is used to design a multimode QAM modulator based on FPGA. After the system design schematic is given, some units are specified, including scrambler, serial to parallel, differential encoding, mapping, and shaping filter, etc. Then, the

4、 64QAM baseband modulation and IF design are realized. The QAM modulator is ultimately implemented on the FPGA device.【Key words 】MQAM; modulation; FPGA; System Generator 0引言多電平正交幅度調(diào)制（Multilevel Quadrature Ampli tude Modulation ，MQAM ）采用正交幅度調(diào)制的方法對(duì)載波的幅度及相位同時(shí)進(jìn)行調(diào)制，與其他調(diào)制技術(shù)相比，是一種頻譜利用率很高，抗干擾能力較強(qiáng)的調(diào)制方式，在DVB

5、-C 以及xDSL 等傳輸技術(shù)中具有廣泛的應(yīng)用。隨著移動(dòng)通信技術(shù)的快速發(fā)展，開發(fā)人員對(duì)硬件系統(tǒng)的需求已經(jīng)不僅僅局限于高性能和高集成度，追求高效和靈活的設(shè)計(jì)方法已成為一種趨勢(shì)。近幾年，F(xiàn)PGA 已成為數(shù)字信號(hào)處理系統(tǒng)的核心器件，但傳統(tǒng)的數(shù)字信號(hào)處理系統(tǒng)的核心器件多使用DSP 處理器，因此底層技術(shù)人員通常對(duì)C 語(yǔ)言和匯編語(yǔ)言很熟悉，但是對(duì)于HDL 語(yǔ)言并不熟悉，并且要求工程師對(duì)硬件結(jié)構(gòu)有一定了解1。為解決上述問題，可使用Xilinx Sytem Generator 進(jìn)行FPGA 設(shè)計(jì)2。它通過建立DSP 系統(tǒng)抽象算法，并將其轉(zhuǎn)化成可靠的硬件實(shí)現(xiàn)，是DSP 高層系統(tǒng)設(shè)計(jì)與FPGA 實(shí)現(xiàn)的“紐帶”。可

6、在Matlab/Simulink的環(huán)境下完成算法的建模，然后生成相應(yīng)的工程。ISE 可對(duì)工程進(jìn)行仿真、綜合、實(shí)現(xiàn)，最后完成算法的硬件化，也可由System Gen erator 直接生成bitstream 文件，并下載到FPGA 。綜上所述，筆者將采用該方法進(jìn)行MQAM 調(diào)制器的全數(shù)字化設(shè)計(jì)。1基于System Generator 的64QAM調(diào)制器設(shè)計(jì)由于MQAM 調(diào)制方式的原理在很多文獻(xiàn)中有所介紹3，這里就不再說明。以64QAM 為例，采用數(shù)字化處理基帶調(diào)制、中頻調(diào)制的方案，設(shè)計(jì)框圖如圖1所示。調(diào)制器由擾碼器（Scrambler ）、串并轉(zhuǎn)換單元（Serial To Paral lel U

7、nit ）、差分編碼器（Differential Encoding ）、星座映射單元（Mapping Unit ）、成型濾波單元（Shaping Filter Unit ）以及DDS 構(gòu)成4。為保證較好的調(diào)制效果，輸入二進(jìn)制符號(hào)速率最大可支持到DDS 振蕩頻率的1/4，本例中符號(hào)速率為1Mbit/s，中頻為30MHz ，最大符號(hào)速率支持到7.5Mbit/s。1.1擾碼器（Scrambler ）輸入數(shù)據(jù)中如果出現(xiàn)連“0”或連“1”的情況，會(huì)對(duì)接收機(jī)提取位定時(shí)信號(hào)造成干擾。為減少這種干擾的影響，通常要加入擾碼器將輸入數(shù)據(jù)隨機(jī)化。本設(shè)計(jì)中采用4級(jí)移位寄存器，當(dāng)出現(xiàn)連“0”或連“1”的情況時(shí)，其生成隨

8、機(jī)碼周期為24-1=15。本模塊采用System Generator 中的Black Box 模塊設(shè)計(jì)，首先利用輸入工具對(duì)模塊進(jìn)行基于VerilogHDL 的可綜合設(shè)計(jì)，通過語(yǔ)法檢查、綜合、功能仿真后，便可與Black Box 模塊相結(jié)合，實(shí)現(xiàn)擾碼器基金項(xiàng)目：廣西信息與通訊技術(shù)重點(diǎn)實(shí)驗(yàn)室基金項(xiàng)目（10911；10913；10904）41 （下轉(zhuǎn)第46頁(yè)） 2011年第35卷第09期（總第359期）器件與應(yīng)用Parts &applications功能。1.2差分編碼器與星座映射單元由于QAM 信號(hào)解調(diào)時(shí)相干載波與初始信號(hào)存在四重相位模糊度5，只需對(duì)表示所處象限的I ，Q 路最高位比特進(jìn)行

9、差分編碼調(diào)制，這樣既消除了相位模糊，又可減少誤碼擴(kuò)散的影響。星座映射單元（Dif ferential Encoding &Mapping Unit ）主要采用了Gray 碼編碼方式將二進(jìn)制比特轉(zhuǎn)化為8電平值，可有效減少誤碼率，其映射關(guān)系如表1所示。1.3成型濾波器單元（Shaping Filter Unit ）的設(shè)計(jì)FIR 濾波器的設(shè)計(jì)可采用Matlab/Simulink的FDA Tool 6，由于串并轉(zhuǎn)換后的I ，Q 兩路數(shù)據(jù)速率為初始輸入數(shù)據(jù)的1/6，所以設(shè)置FIR 濾波器的采樣速率為F s =1MHz ，截止頻率F stop 為110kHz ，生成濾波器階數(shù)為16的低通濾波器，其

10、頻率響應(yīng)如圖2所示。2系統(tǒng)仿真設(shè)計(jì)完成后進(jìn)行仿真，得到如圖3所示的波形圖，可觀察到經(jīng)過串并轉(zhuǎn)換后I ，Q 兩路的碼流與經(jīng)過成型濾波器濾波后再與載波相乘的信號(hào)對(duì)比。其中1，3路分別為28電平轉(zhuǎn)換完成后的I ，Q 兩路基帶信號(hào)序列，2，4兩路為I ，Q 兩路信號(hào)經(jīng)成型濾波單元、與載波相乘后的信號(hào)波形，第5路為最終合成數(shù)據(jù)。開發(fā)環(huán)境采用了SFF SDR 開發(fā)平臺(tái)7，64QAM 調(diào)制器設(shè)計(jì)完成后，在System Generator 模塊中設(shè)置芯片類型，本文選擇的芯片類型為XilinxVirtex4xc4vsx35，然后點(diǎn)擊“Generate ”按鈕，開始生成ISE 工程文件，并生成bit stream

11、 文件下載到FPGA 芯片中，SFF SDR DP 中自帶的模塊格式化程序可自動(dòng)配置與其平臺(tái)接口相對(duì)應(yīng)的連接方式，實(shí)現(xiàn)64QAM 的調(diào)制并經(jīng)D/A轉(zhuǎn)換后送入射頻端8。3小結(jié)本文創(chuàng)新點(diǎn)在于采用基帶及中頻數(shù)字化方案，利用System Generator 工具來(lái)實(shí)現(xiàn)全數(shù)字64QAM 調(diào)制器的設(shè)計(jì)，并最終在FPGA 上實(shí)現(xiàn)其功能，根據(jù)DDS 的頻率可靈活配置輸入數(shù)據(jù)的速率，可適應(yīng)軟件無(wú)線電的需求。經(jīng)過測(cè)試，完全可以實(shí)現(xiàn)同Verilog HDL 語(yǔ)言輸入相同的功能，這種方法可大大縮短FPGA 工程的開發(fā)時(shí)間，并縮小系統(tǒng)工程師與硬件工程師的隔閡，具有很好的實(shí)用價(jià)值。本論文的后續(xù)研究將完成本調(diào)制方式的全數(shù)字

12、相干表1星座點(diǎn)映射關(guān)系42 （上接第42頁(yè)）2011年第35卷第09期（總第359期）器件與應(yīng)用Parts &applications的。M2與M3之間是從機(jī)發(fā)送響應(yīng)信號(hào)，sda 輸出為低電平。M3與M4之間從機(jī)接收主機(jī)發(fā)送的寄存器地址，M4處變量Register_addr值為8h02，與sda 總線發(fā)送值一致。M4與M5之間從機(jī)發(fā)送響應(yīng)位，將sda 信號(hào)拉低為低電平。M5與M6之間，主機(jī)向從機(jī)發(fā)送的第一幀數(shù)據(jù)，M6處變量Register_DI的值為8h01，與sda 總線發(fā)送值一致。圖10中所示為讀模式下I 2C 接口電路的版圖后仿真結(jié)果。圖中9根白色豎線從左至右依次為M1M9。M4

13、之前的從機(jī)工作狀態(tài)與寫模式下工作狀態(tài)完全一致，讀模式下這一部分的作用是為了向從機(jī)寫入寄存器地址，以便讀取指定位置的寄存器的值。M5處變量stop_con值為1，表示從機(jī)正確檢測(cè)到主機(jī)發(fā)送的結(jié)束信號(hào)。M6處變量start_con值為1，表示從機(jī)正確檢測(cè)到總線上主機(jī)發(fā)送的重新開始信號(hào)。M6與M7之間從機(jī)接收I 2C 地址信號(hào)與讀控制位信號(hào)。M7與M8直接所示為從機(jī)發(fā)送響應(yīng)信號(hào)將sda 總線拉低。M8與M9之間為從機(jī)向主機(jī)發(fā)送的第一幀數(shù)據(jù)8h2c ，從sda 的波形中可以看出，從機(jī)正確發(fā)送了這幀數(shù)據(jù)。通過對(duì)讀、寫模式下從機(jī)的仿真波形分析可以看出，從機(jī)數(shù)據(jù)傳輸完全滿足之前制定的I 2C 總線格式，時(shí)序

14、滿足I 2C 協(xié)議要求，故從機(jī)時(shí)序完全正確，滿足設(shè)計(jì)要求。4結(jié)論根據(jù)I 2C 規(guī)范2.1版本以及調(diào)諧芯片的具體要求設(shè)計(jì)了移動(dòng)數(shù)字電視調(diào)諧器芯片內(nèi)I 2C 接口電路。電路采用TSMC 0.13m CMOS 工藝。根據(jù)數(shù)字ASIC 設(shè)計(jì)流程，在前端設(shè)計(jì)、后端設(shè)計(jì)都進(jìn)行了詳細(xì)的仿真與驗(yàn)證，時(shí)序滿足了I 2C 協(xié)議的要求。仿真結(jié)果表明，在100MHz 系統(tǒng)時(shí)鐘下，電路建立時(shí)間裕量達(dá)到了7.252ns ，保持時(shí)間裕量為0.126ns ，滿足了時(shí)序要求。最終版圖面積為4490.65m 2，功耗為372.2W ，能夠滿足移動(dòng)數(shù)字電視調(diào)諧芯片的應(yīng)用要求。參考文獻(xiàn)：1Philips Semiconductors

15、. The I 2C-Bus Specification V-2.1S.2000.2KUO Mingching ，KAO Shiauwen ，CHEN Chihhung. A 1.2V 114mW dual-band direct-conversion DVB-H tuner in 0.13um CMOSJ.IEEEJournal of Solid-State Circuits ，2009，44（3）：740-750.3IEEE. IEEE standard verilog hardware description languageEB/OL.punumber=7578.4CILETTI M

16、D. Verilog HDL 高級(jí)數(shù)字設(shè)計(jì)M.張雅綺，李鏘，譯. 北京：電子工業(yè)出版社，2005. 5張延偉，楊金巖，葛愛學(xué). Verilog HDL 程序設(shè)計(jì)實(shí)例詳解M.北京：人民郵電出版社，2008.6NAVABI Z. Verilog 數(shù)字系統(tǒng)設(shè)計(jì)RTL 綜合、測(cè)試平臺(tái)與驗(yàn)證M.李廣軍，陳亦歐，譯. 2版. 北京：電子工業(yè)出版社，2007.7胡文靜，李外云，劉錦高. I 2C 總線接口的FPGA 實(shí)現(xiàn)研究J.計(jì)算機(jī)工程與應(yīng)用，2005（12）：116-118.8田耘，徐文波，胡彬. Xilinx ISE Design Suite 10.x FPGA 開發(fā)指南邏輯設(shè)計(jì)篇M.北京：人民郵電出

17、版社，2008.作者簡(jiǎn)介：殷謙（1986-），碩士生，研究方向?yàn)閿?shù)字集成電路設(shè)計(jì)。責(zé)任編輯：任健男收稿日期：2010-12-13解調(diào)，將重點(diǎn)設(shè)計(jì)載波回復(fù)、位同步、內(nèi)插濾波器等單元。參考文獻(xiàn)：1紀(jì)志成，高春能. FPGA 數(shù)字信號(hào)處理設(shè)計(jì)教程System Generator 入門與提高M(jìn).西安：西安電子科技大學(xué)出版社，2008.2XUAN-THANG V ，NGUYEN A D ，TRINH A V.16-QAM transmitter and receiver design based on FPGAC/Proc.2010Fifth IEEE Interna-tional Symposium

18、on Electronic Design ，TestApplication.S.l.：IEEE Press ，2010，34：95-98. 3劉潔，李和. 基于FPGA 的高階QAM 調(diào)制器的實(shí)現(xiàn)J.現(xiàn)代電子技術(shù)，2008（9）：13-15.4JAYASIMHA S ，JYOTHENDAR P ，PAVANALATHA S. SDR frameworkfor burst continuous MPSK 16-QAM modemsC/Proc.2004International Conference on Signal Processing &Communications （SPCOM ）.S.l.：IEEE Press ，2004：60-64.5阮永生. 關(guān)于解決解調(diào)器相位模糊度的研究J.微波與衛(wèi)星通信，1998，（3）：14-16.6羅小巧，吳迪，董繼承，等. 基于現(xiàn)代DSP 技術(shù)的調(diào)制解調(diào)器設(shè)計(jì)J.電子測(cè)量技術(shù)，2009，32（2）：112-114.7MOHAMMAD W ，MAMOON E ，CHIRAG S. Analysis an