1、選擇題 1. 第二代計算機中使用的主要器件是【C 】。 A、 電子管; B、 中小規模集成電路; C、 晶體管; D、 中大規模集成電路; 2. 某機字長64位，1位符號位，63位表示尾數，若用定點整數表示，則最大正整數是【C 】。 A、 -(264-1); B、 +(264-1) ; C、 +(263-1); D、 -(263-1) ; 3. 存儲單元是指【C 】 A、 存放1個二進制信息位的存儲基元; B、 存放2個字節的所有存儲基元集合; C、 存放1個字節的所有存儲基元集合; D、 存放1個機器字的所有存儲基元集合; 4. 操作數尋址方式中的寄存器間接尋址方式，是指操作數在【B 】中。

2、 A、 寄存器(地址); B、 內存; C、 硬盤; D、 外存; 5. 指令周期是指【C 】。 A、 CPU從主存取出一條指令加上執行一條指令的時間; B、 CPU從主存取出一條指令的時間 ; C、 CPU執行一條指令的時間; D、 時鐘周期時間; 6. 馮諾依曼機工作的基本方式的特點是【C 】。 A、 存貯器按內容選擇地址; B、 多指令流單數據流; C、 按地址訪問并順序執行指令; D、 堆棧操作; 7. 在機器數【B 】中，零的表示形式是唯一的。 A、 反碼; B、 移碼; C、 補碼; D、 原碼; 8. 為了便于實現多級中斷，保存現場信息最有效的辦法是采用【C 】。 A、 存儲器;

3、 B、 通用寄存器; C、 堆棧; D、 外存; 9. 運算器的核心功能部件是【B 】。 A、 通用寄存器; B、 ALU; C、 狀態條件寄存器; D、 數據總線; 10. 微程序控制器中，機器指令與微指令的關系是【A 】。 A、 每一條機器指令由一段用微指令編成的微程序來解釋執行; B、 一條微指令由若干條機器指令組成; C、 一段機器指令組成的程序可由一條微指令來執行; D、 每一條機器指令由一條微指令來執行; 11. 雙端口存儲器所以能進行高速讀/寫操作，是因為采用【A 】。 A、 兩套相互獨立的讀寫電路; B、 流水技術; C、 高速芯片; D、 新型器件; 12. 從器件角度看，計

4、算機經歷了五代變化。但從系統結構看，至今絕大多數計算機仍屬于【A 】計算機。 A、 馮諾依曼; B、 串行; C、 智能; D、 并行; 13. 以下有關運算器的描述，【B 】是正確的。 A、 只做加法運算; B、 算術運算與邏輯運算; C、 只做算術運算; D、 只做邏輯運算; 14. 單級中斷系統中，CPU一旦響應中斷，立即關閉【A 】標志，以防止本次中斷服務結束前同級的其他中斷源產生另一次中斷進行干擾。 A、 中斷屏蔽; B、 中斷請求; C、 中斷允許; D、 DMA請求; 15. CPU中跟蹤指令后繼地址的寄存器是【B 】。 A、 程序計數器; B、 指令寄存器; C、 通用寄存器;

5、 D、 地址寄存器; 16 CPU主要由哪兩個部分組成【A 】。ALU CACHE CU IC A、 ; B、 ; C、 ; D、 ; 17. 十進制數-128的8位補碼表示是【A 】。 A、 11000000B; B、 10000001B; C、 11111111B; D、 10000000B; 18. 在下面描述的匯編語言基本概念中，不正確的表述是【D 】。 A、 匯編語言對機器的依賴性高; B、 用匯編語言編寫程序的難度比高級語言大; C、 對程序員的訓練要求來說，需要硬件知識; D、 匯編語言編寫的程序執行速度比高級語言慢; 19. 寄存器間接尋址方式中，操作數在【D 】。 A、 堆棧

6、; B、 通用寄存器; C、 程序計數器; D、 主存單元; 20. 下列關于SRAM和DRAM的描述中，正確的是【D 】。 A、 SRAM中的數據在掉電后不會丟失，而DRAM則會; B、 SRAM需要動態刷新; C、 單位容量DRAM的價格更高; D、 SRAM比DRAM的速度更快; 21. 下列關于存取時間和存儲周期的描述中，正確的是【 】。 A、 存儲周期略長于存取時間; B、 以上說法均不正確; C、 存儲周期指一次讀操作命令發出到該操作完成，將數據讀出到數據總線上所經歷的時間; D、 存取時間指連續啟動兩次讀操作所需間隔的最小時間; 22. 以下關于常用的指令尋址方式，正確的是【A

7、】。 A、 跳躍尋址方式; B、 立即數尋址方式; C、 相對尋址方式; D、 寄存器尋址方式; 23. 發生中斷請求的時間條件是【C 】。 A、 一次DMA操作結束; B、 一次I/O操作結束; C、 一條指令執行結束; D、 機器內部發生故障; 24. 保存當前正在執行指令地址的寄存器是【C 】。 A、 地址寄存器（AR）; B、 指令寄存器（IR）; C、 數據寄存器（DR）; D、 程序計數器（PC）; 25. 同步控制是【B 】。 A、 只適用于外圍設備控制的方式; B、 由統一時序信號控制的方式; C、 只適用于CPU控制的方式; D、 所有指令執行時間都相同的方式; 26. 系統

8、總線中地址線的功能是【B 】。 A、 選擇外存地址; B、 指定主存和I/O設備接口電路的地址; C、 選擇進行信息傳輸的設備; D、 選擇主存單元地址; 27. 采用串行接口進行7位ASCII碼傳送，帶有一位奇校驗位，1位起始位和1位停止位，當波特率位9600波特時，字符傳送速率為【D 】 A、 960; B、 873; C、 480; D、 1371; 28. 偏移尋址通過將某個寄存器內容與一個形式地址相加而生成有效地址，下列尋址方式中，不屬于偏移尋址方式的是【D 】 A、 變址尋址; B、 基址尋址; C、 相對尋址; D、 間接尋址; 29. 中斷向量地址是【D 】 A、 例行程序入口

9、地址; B、 子程序入口地址; C、 中斷服務程序入口地址; D、 中斷服務程序入口地址指示器; 30. 計算機的外圍設備是指【D 】。 A、 輸入/輸出設備; B、 外存儲器; C、 輸入輸出設備及外存儲器; D、 除了CPU和內存以外的其他設備; 31. CPU響應中斷的時間是【A 】。 A、 中斷源提出請求; B、 取指周期結束; C、 間址周期結束; D、 執行周期結束; 32. 下列說法中【 D】是正確的。 A、 加法指令的執行周期一定不訪存; B、 指令的地址碼給出存儲器地址的加法指令，在執行周期不一定訪存; C、 加法指令的執行周期一定要訪存; D、 指令的地址碼給出存儲器地址的

10、加法指令，在執行周期一定訪存; 33. 基址尋址方式中，操作數的有效地址是【C 】。 A、 寄存器內容加上形式地址; B、 程序計數器內容加上形式地址; C、 基址寄存器內容加上形式地址（位移量）; D、 變址寄存器內容加上形式地址; 34. DMA訪問主存時，讓CPU處于等待狀態，等DMA的一批數據訪問結束后，CPU再恢復工作，這種情況稱作【B 】。 A、 DMA; B、 停止CPU訪問主存 ; C、 周期挪用; D、 DMA與CPU交替訪問; 35. 下列描述中【D 】是正確的。 A、 以上說法均不對; B、 控制器能理解、解釋并執行所有的指令及存儲結果; C、 所有的數據運算都在CPU的

11、控制器中完成 ; D、 一臺計算機包括輸入、輸出、控制、存儲及算邏運算五個單元; 36. 以下【A 】是錯誤的。 A、 中斷向量就是中斷服務程序的入口地址; B、 軟件查詢法和硬件法都能找到中斷服務程序的入口地址; C、 中斷向量法可以提高識別中斷源的速度; D、 中斷服務程序可以是操作系統模塊; 37. 浮點數的表示范圍和精度取決于【B 】。 A、 階碼的機器數形式和尾數的機器數形式; B、 階碼的位數和尾數的位數; C、 階碼的機器數形式和尾數的位數; D、 階碼的位數和尾數的機器數形式; 38. 程序控制類指令的功能是【D 】。 A、 一定是自動加+1; B、 進行CPU和設備之間的數據

12、傳送; C、 進行主存和CPU之間的數據傳送; D、 改變程序執行的順序; 39. 對有關數據加以分類、統計、分析，這屬于計算機在【B 】方面的應用。 A、 數值計算; B、 數據處理; C、 輔助設計; D、 實時控制; 40. 以下關于中斷的敘述中，【A 】是正確的。 A、 中斷方式一般用于處理隨機出現的服務請求; B、 外部設備一旦發出中斷請求，CPU應立即響應; C、 外部設備一旦發出中斷請求，便立即得到CPU的響應; D、 程序查詢用于鍵盤中斷; 41. 在獨立請求方式下，若有N個設備，則【A 】。 A、 有一個總線請求信號和N個總線響應信號; B、 有N個總線請求信號和一個總線響應

13、信號; C、 有N個總線請求信號和N個總線響應信號; D、 有一個總線請求信號和一個總線響應信號; 42. 主存和CPU之間增加高速緩沖存儲器的目的是【B 】 A、 擴大主存容量; B、 解決CPU和主存之間的速度匹配問題; C、 既擴大主存容量，又提高了存取速度; D、 擴大輔存容量; 43. 在浮點機中，判斷原碼規格化形式的原則是【D 】 A、 尾數的第一數位為1，數符任意; B、 階符與數符不同; C、 尾數的符號位與第一數位不同; D、 尾數的符號位與第一數位相同; 44. 超標量技術是【C 】 A、 縮短原來流水線的處理器周期; B、 把流水線的處理數據量提升到超過原來設計的標準;

14、C、 在每個時鐘周期內同時并發多條指令; D、 把多條能并行操作的指令組合成一條具有多個操作碼字段的指令; 45. Cache的地址映射中【A 】比較多的采用“按內容尋址”的相聯存儲器來實現。 A、 全相聯映象; B、 以上都有; C、 組相聯映象; D、 直接映象; 46. 第一代計算機中使用的主要器件是【B 】。 A、 中大規模集成電路; B、 電子管; C、 中小規模集成電路; D、 晶體管; 47. 下列用來表示計算機的性能指標不正確的是【C 】。 A、 處理機字長; B、 總線寬度; C、 反碼; D、 MIPS; 48. 在定點二進制運算器中，減法運算一般通過【D 】來實現。 A、

15、 補碼運算的二進制減法器; B、 原碼運算的二進制減法器; C、 原碼運算的十進制加法器; D、 補碼運算的二進制加法器; 49. 下列關于定點數和浮點數運算結果溢出的說法正確的是【C 】。 A、 浮點數階碼上溢指超過當前浮點數所能表示的最大數; B、 浮點數階碼下溢一般指運算結果為0; C、 定點數下溢指運算結果為0; D、 定點數上溢指超過它所能表示的最大數; 50. 存儲器中表示存儲的最小單位是【C 】。 A、 存儲器; B、 以上說法均不對; C、 存儲位元; D、 存儲單元; 51. 存儲器的隨機訪問方式是指【A 】。 A、 可按地址訪問存儲器任一編址單元，其訪問時間相同且與地址無關

16、; B、 按隨機文件訪問存儲器; C、 可隨意訪問存儲器; D、 可對存儲器進行讀出與寫入; 52. 下列關于并行存儲器的說法，不正確的是【C 】。 A、 雙端口存儲器是指同一個存儲器具有兩組相互獨立的讀寫控制電路。; B、 多模塊交叉存儲器中地址在模塊中按交叉方式安排; C、 雙端口和多模塊交叉存儲器均采用空間并行技術。; D、 主存儲器是線性編址的; 53. 關于Cache(高速緩沖存儲器)的說法中，錯誤的是【C 】。 A、 在體系結構上，Cache存儲器位于主存與CPU之間; B、 使用Cache存儲器并不能擴大主存的容量; C、 Cache的命中率只與其容量相關; D、 Cache存儲

17、器存儲的內容是主存部分內容的拷貝; 54. 操作數地址，為某一寄存器內容和位移量之和，可以是【B 】尋址方式。 A、 基址尋址方式; B、 以上三種方式; C、 變址尋址方式; D、 相對尋址方式 ; 55. 某計算機的指令流水線由四個功能段組成，指令流經各功能段的時間（忽略各功能段之間的緩存時間）分別是90ns、80ns、70ns和60ns，則該計算機的流水線操作周期應設計為【C 】。 A、 80ns; B、 70ns; C、 90ns; D、 60ns; 56. CPU對整個計算機系統的運行是極其重要的，它具有下列選項列出的哪些基本功能【B 】。指令控制時間控制數據加工 操作控制 A、 ;

18、 B、 ; C、 ; D、 ; 57. 假設某系統總線在一個總線周期中并行傳輸4字節信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是【D 】。 A、 10MB/s; B、 80MB/S; C、 40MB/S; D、 20MB/S; 58. 假設某計算機的存儲系統由Cache和主存組成，某程序執行過程中訪存10000次，其中訪問Cache缺失（未命中）500次，則Cache的命中率是【A 】。 A、 95%; B、 9.5%; C、 50%; D、 5%; 59. 同步通信之所以比異步通信具有較高的傳輸頻率，是因為同步通信【D 】。 A、 不需要應答信號; B、 各部件

19、存取時間比較接近; C、 總線長度較短; D、 用一個公共時鐘信號進行同步; 60. 計算機的外圍設備是指【A 】。 A、 除了CPU和內存以外的其他設備; B、 輸入/輸出設備及外存儲器; C、 外存儲器; D、 輸入/輸出設備; 61、馮諾依曼機工作的基本方式的特點是【 B 】。A 多指令流單數據流 B 按地址訪問并順序執行指令C 堆棧操作 D 存貯器按內容選擇地址62、在機器數【 B 】中，零的表示形式是唯一的。A 原碼 B 補碼 C 移碼 D 反碼63、在定點二進制運算器中，減法運算一般通過【 D 】來實現。A 原碼運算的二進制減法器 B 補碼運算的二進制減法器C 原碼運算的十進制加法

20、器 D 補碼運算的二進制加法器64、馮諾依曼計算機中指令和數據均以二進制形式存放在存儲器中，CPU區分它們的依據是【 C 】。 A 指令操作碼的譯碼結果 B 指令和數據的尋址方式 C 指令周期的不同階段 D 指令和數據所在的存儲單元 65、一個C語言程序在一臺32位機器上運行。程序中定義了三個變量xyz，其中x和z是int型，y為short型。當x=127，y=-9時，執行賦值語句z=x+y后，x、y、z的值分別是【 D 】。 A X=0000007FH，y=FFF9H，z=00000076H B X=0000007FH，y=FFF9H，z=FFFF0076H C X=0000007FH，y=

21、FFF7H，z=FFFF0076H D X=0000007FH，y=FFF7H，z=00000076H66、某計算機主存容量為64KB，其中ROM區為4KB，其余為RAM區，按字節編址?，F要用2K8位的ROM芯片和4K4位的RAM芯片來設計該存儲器，則需要上述規格的ROM芯片數和RAM芯片數分別是【 D 】。 A 1、15 B 2、15 C 1、30 D 2、30 67、某機器字長16位，主存按字節編址，轉移指令采用相對尋址，由兩個字節組成，第一字節為操作碼字段，第二字節為相對位移量字段。假定取指令時，每取一個字節PC自動加1。若某轉移指令所在主存地址為2000H，相對位移量字段的內容為06H

22、，則該轉移指令成功轉以后的目標地址是【 C 】。 A 2006H B 2007H C 2008H D 2009H 68、下列關于RISC的敘述中，錯誤的是【 A 】。A RISC普遍采用微程序控制器 B RISC大多數指令在一個時鐘周期內完成 C RISC的內部通用寄存器數量相對CISC多 D RISC的指令數、尋址方式和指令格式種類相對CISC少 69、主存貯器和CPU之間增加cache的目的是【 A 】。A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器容量C 擴大CPU中通用寄存器的數量 D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數量70、某計算機的指令流水線由四個功能段組成

23、，指令流經各功能段的時間（忽略各功能段之間的 緩存時間）分別是90ns、80ns、70ns和60ns，則該計算機的CPU時鐘周期至少是【 A 】。 A 90ns B 80ns C 70ns D 60ns71、相對于微程序控制器，硬布線控制器的特點是【 A 】。 A 指令執行速度慢，指令功能的修改和擴展容易 B 指令執行速度慢，指令功能的修改和擴展難 C 指令執行速度快，指令功能的修改和擴展容易 D 指令執行速度快，指令功能的修改和擴展難 72、假設某系統總線在一個總線周期中并行傳輸4字節信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是【 B 】。A 10MB/s B

24、20MB/S C 40MB/S D 80MB/S73、假設某計算機的存儲系統由Cache和主存組成，某程序執行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是【 D 】。 A 5% B 9.5% C 50% D 95%74、下列選項中，能引起外部中斷的事件是【 A 】。 A 鍵盤輸入 B 除數為0 C 浮點運算下溢 D 訪存缺頁75、下列有關RAM和ROM的敘述中，正確的是【 A 】。 I、 RAM是易失性存儲器，ROM是非易失性存儲器 II、 RAM和ROM都是采用隨機存取的方式進行信息訪問 III、RAM和ROM都可用作Cache IV、RAM和ROM都

25、需要進行刷新 A 僅I和II B 僅II和III C 僅I,II，III D 僅II，III，IV76、下列數中最小的數是【 C 】。 A （101001）2 B （52）8 C （101001）BCD D （233）16A.（101001)2=(41)十進制 B.（52）8=(42) 十進制 C.（101001）bcd =(29)十進制 D.（233）16=563（十進制）77、某DRAM芯片，其存儲容量為512K8位，該芯片的地址線和數據線的數目是【 D 】。 A 8，512 B 512，8 C 18，8 D 19，878、在下面描述的匯編語言基本概念中，不正確的表述是【 D 】。A 對程

26、序員的訓練要求來說，需要硬件知識B 匯編語言對機器的依賴性高C 用匯編語言編寫程序的難度比高級語言大D 匯編語言編寫的程序執行速度比高級語言慢79、寄存器間接尋址方式中，操作數在【 B 】。A 通用寄存器 B 主存單元 C 程序計數器 D 堆棧80、機器指令與微指令之間的關系是【 A 】。A 用若干條微指令實現一條機器指令B 用若干條機器指令實現一條微指令C 用一條微指令實現一條機器指令D 用一條機器指令實現一條微指令81、存儲單元是指【 C 】。A 存放1個二進制信息位的存儲元B 存放1個機器字的所有存儲元集合C 存放1個字節的所有存儲元集合D 存放2個字節的所有存儲元集合82、指令周期是指

27、【 B 】。A CPU從主存取出一條指令的時間B CPU執行一條指令的時間C CPU從主存取出一條指令加上執行一條指令的時間D 時鐘周期時間83、發生中斷請求的時間條件是【A 】。A 一條指令執行結束 B 一次I/O操作結束C 機器內部發生故障 D 一次DMA操作結束84、為了便于實現多級中斷，保存現場信息最有效的辦法是采用【 B 】。A 通用寄存器 B 堆棧 C 存儲器 D 外存85、同步控制是【 C 】。A 只適用于CPU控制的方式 B 只適用于外圍設備控制的方式C 由統一時序信號控制的方式 D 所有指令執行時間都相同的方式86、CPU中跟蹤指令后繼地址的寄存器是【 C 】。A 地址寄存器

28、 B 程序計數器C 指令寄存器 D 通用寄存器87、下列不會引起指令流水阻塞的是【A 】 A：數據旁路 B：數據相關 C：條件轉移 D：資源沖突88、偏移尋址通過將某個寄存器內容與一個形式地址相加而生成有效地址下列尋址方式中，不屬于偏移尋址方式的是【 A 】A.間接尋址 B.基址尋址 C.相對尋址 D.變址尋址89、某計算機的Cache共有16塊，采用2路組相聯映射方式（即每組2塊）。每個主存塊大小為32字節，按字節編址。主存129號單元所在主存塊應裝入到的Cache組號是【 C 】 A0 B. 2 C. 4 D. 6 90、計算機的外圍設備是指【 D 】。 A 輸入/輸出設備 B 外存儲器

29、C 輸入輸出設備及外存儲器 D 除了CPU和內存以外的其他設備填空題 1. 計算機軟件包括系統程序 和應用程序兩大類。 2. 在計算機術語中，將 CPU和 內存儲器存儲器合在一起稱為主機。 3. 廣泛使用的 SRAM和 DRAM都是半導體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。 4. RISC的中文名稱是精簡指令系統計算機 ，復雜指令系統計算機的英文縮寫是CISC 。 5. 數的真值變成機器碼時有四種表示方法，即原碼表示法， 反碼表示法， 補碼表示法，以及移碼表示法。 6. 計算機中常用的機器碼有原碼 、補碼 、反碼和移碼。 7. 指令由兩個部分組成，分別是操作碼 和地址碼 。

30、 8. 主存和cache的地址映射方式主要有全相聯映射方式 、直接映射方式 以及組相聯映射方式。 9. 計算機流水線中的三種相關沖突是資源相關 、數據相關 和控制相關。 10. 我們將基本指令系統相同、基本體系結構相同的一系列計算機成為系列計算機 。11. 計算機中常用的機器碼有原碼 、補碼 、反碼和移碼。 12. 指令由兩個部分組成，分別是地址碼 和操作碼 。 13. 主存和cache的地址映射方式主要有全相聯映射 、直接映射 以及組相聯映射方式。 14. 計算機流水線中的三種相關沖突是資源相關 、數據相關 和控制相關。 15. 我們將基本指令系統相同、基本體系結構相同的一系列計算機成為系列

31、計算機 。16. 在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止CPU訪問 、周期挪用 和DMA與CPU交替訪問 。17. 設 n = 8 （不包括符號位），則原碼一位乘需做8 次移位和最多8次加法，補碼Booth算法需做8次移位和最多9 次加法。 18. 在寫操作時，對Cache與主存單元同時修改的方法稱作直達法 ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作寫回法 。 19. I/O與主機交換信息的方式中，程序查詢方式 和中斷方式 都需通過程序實現數據傳送，其中程序查詢方式 體現CPU與設備是串行工作的。 20. 計算機系統由硬件系統 和軟件軟

32、件 兩大部分組成。 21. 一個定點數由符號和數值域兩部分組成。根據小數點位置不同，定點數有_純小數_和純整數之分。 22. “爸”的拼音為ba，其內碼為兩個字節，“中”的拼音為zhong，則其內碼為兩個字節 。 23. RAM的中文名稱隨機讀寫存儲器 ；ROM的中文名稱是只讀存儲器 。 24. 存儲器的擴展方式主要有位擴展、字擴展 和字位擴展 。 25. 保存當前正在執行的指令的寄存器是指令寄存器 。 26. 計算機中一條指令的執行主要分為三步：取指令 、分析指令和執行指令。 27、計算機軟件系統由 系統 軟件和 應用 軟件兩大部分組成。28、一個定點數由_符號位_和數值域兩部分組成。根據小

33、數點位置不同，定點數有_純小數_和純整數之分。29、對存儲器的要求是 容量大 ， 速度快 ，價格低。為了解決這三方面的矛盾，計算機采用多級存儲體系結構。30、并行處理技術已成為計算計技術發展的主流。它可貫穿于信息加工的各個步驟和階段。提高并行性的技術途徑概括起來，主要有三種形式 時間重疊 ； 資源重復 ；以及資源共享。31、CPU周期也稱為 機器周期；一個CPU周期包含若干個 T周期 。任何一條指令的指令周期至少需要2個CPU周期。32、流水線中存在一些相關(沖突)的情況，它使得下一條指令無法在設計的時鐘周期內執行。這些相關將降低流水線性能，主要有三種類型的相關（沖突）： 資源相關 、 數據相

34、關 以及控制相關（控制沖突）。33、計算機中一條指令的執行主要分為三步： 取指令 、 分析指令 和執行指令。34、為了將容量較小和數據線較少的存儲芯片組合成規格更大的存儲器，就必須進行擴展。存儲器擴展的方式主要有位擴展、 字擴展 、以及 字位擴展 。35、總線的集中式仲裁方式主要有 鏈式查詢方式 、 計算器定時查詢方式 以及獨立請求方式。36、CPU與外設之間信息交換的控制方式主要有程序查詢方式、 程序中斷方式 、 DMA方式 、通道方式以及外圍處理機方式。37、一個完整的計算機系統包括 硬件 系統、 軟件 系統。38、計算機中常用的機器碼有 原碼 、 補碼 、反碼和移碼。39、存儲器按照信息

35、的存取方式可以分為 隨機存取器 、 順序存取器 以及半順序存取器。40、主存和cache的地址映射方式主要有 全相聯映射 、 直接映射 以及組相聯映射方式。41、計算機中指令的尋址方式有 順序尋址 和 跳躍尋址 。42、我們將基本指令系統相同、基本體系結構相同的一系列計算機成為 系列計算機 。43、RISC和CISC的中文名稱分別為 精簡指令系統計算機 和 復雜指令系統計算機 。44、計算機系統中，下列部件都能夠存儲信息：主存CPU內的通用寄存器cache磁帶磁盤。按照CPU存取速度排列，由快到慢依次為_23154_，其中，內存包括_13_。45、移碼表示法主要用來表示 浮點 數的階碼，以便與

36、比較兩個指數的大小，以及進行對階操作。46、按照指令流和數據流的數量，可以將計算機系統分為 單指令流單數據流計算機系統 、 單指令流多數據流計算機系統 、多指令流單數據流計算機系統和多指令流多數據流計算機系統。簡答題 1. 計算機系統軟件主要有哪四種？ （1）各種服務性程序（2）語言程序（3）操作系統（4）數據庫管理系統2. 簡要說明浮點數加減法運算的步驟。（1）0操作數檢查（2）比較階碼大小并完成對階（3）尾數進行加或減運算（4）結果規格化并進行舍入處理（5）結果溢出判斷3. 指令的尋址方式有哪兩種？ （1）順序尋址方式（2）跳躍尋址方式4. 計算機控制器按照設計原理不同，可以分為哪兩種？（

37、1）組合邏輯控制器（2）微程序控制器5. 簡要說明計算機硬件的幾大組成部分。 控制器，運算器，存儲器，適配器，輸入輸出設備6. 主存和CACHE的映射方式有哪些？哪種方式的檢索速度最慢？ 全相聯映射方式，直接映射方式和組相聯映射方式；全相聯映射方式最慢；7. 動態存取器為什么要進行刷新，刷新方式有哪些？ DRAM存儲位元是基于電容器上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保證它們原來記憶的正確信息。刷新方法有：集中式和分散式刷新。8. 集中式總線仲裁方式主要有哪些？哪種方式的響應速度最快？ 鏈式查詢方式，計數器定時查詢方式，獨立請求方式；獨立請求方式響應最快；9.

38、 簡述馮諾依曼計算機的基本思想。 （1）計算機硬件的五大部分：運算器，存儲器，控制器，輸入和輸出；（2）存儲程序，并按地址順序執行；（2）計算機運算基礎采用二進制；10. 簡要說明CPU中斷處理流程。 關中斷，保護現場，執行中斷服務程序，恢復現場，開中斷11. 什么是指令周期、機器周期和時鐘周期？三者有何關系? 指令周期：取出并執行一條指令的時間；機器周期：內存中讀取一個指令字的最短時間；時鐘周期：節拍脈沖或T周期，它是處理操作的最基本單位；指令周期通常用若干個機器周期表示，一個機器周期包含若干個時鐘周期；12. DRAM的刷新方式主要有幾種，分別是哪些? 集中式刷新；分散式刷新；13. 指令

39、和數據均存放在內存中，計算機如何區分它們是指令還是數據？每個字節都有一個地址，cs指定代碼段，ip在代碼段中指定當前要執行的指令，ds指定數據段，具體訪問數據由各通用指針寄存器指定，就是要訪問的數據14. 簡要說明存儲器的分級。 高速緩沖存儲器，主存儲器，外存儲器；15. 簡要說明寄存器尋址方式和寄存器間接尋址方式的不同。 當操作數地址在寄存器中，應該采用寄存器間接尋址；當操作數在寄存器中，應該采用寄存器尋址。16. 常用集中式總線仲裁方式有哪幾種？哪種方式響應時間最快，哪種方式對電路故障最敏感。 鏈式查詢方式，計數器定時查詢方式，獨立請求方式；獨立請求方式響應時間最快，鏈式查詢方式對電路故障

40、最敏感；17、馮.諾依曼型計算機的主要設計思想是什么？它包括哪些主要組成部分？主要設計思想：存儲程序，并按地址順序執行；組成部分：運算器，存儲器，控制器，輸入和輸出；18、簡要說明計算機中存儲系統的層次結構，并指出各層之間數據交換分別主要由誰來控制。Cache-主存層，主存-輔存層；19、簡要說明指令的尋址方式。順序尋址方式，跳躍尋址方式；20、簡述微指令、微程序、指令、指令系統之間的關系。若干條指令組成微指令，若干條微指令組成微程序，若干個微程序組成指令系統。21、請簡述浮點數加減法運算的主要步驟。零操作數檢查，對階，尾數相加減，結果規格化，結果舍入處理，結果溢出判斷22、計算機中的系統總線

41、主要包括哪三種？請簡述各自的功能以及信息傳輸的方向。內部總線：CPU內部鏈接各寄存器及運算部件之間的總線；系統總線：CPU同計算機系統的其他高速功能部件相互連接的總線；I/O總線：中、低速I/O設備之間互相連接的總線；23、動態存取器為什么要進行刷新，刷新方式有哪些？DRAM的基本存儲位元是基于電容器上的電荷量存儲，電荷量隨著溫度和時間而減少，因此必須定期刷新，以保持它們原來記憶的正確信息；刷新方式：集中式刷新和分散式刷新；24、請簡單說明指令格式。指令字用二進制代碼表示的結構形式，由操作碼字段和地址碼字段組成；分析設計題 1. 某計算機的指令系統共包含15條指令，則該計算機的指令操作碼部分最

42、少要設計為幾位的？ 2. 用128K8的DRAM芯片構成一個1024K32的存儲器，請回答以下問題：（1）共需要幾塊芯片，進行何種擴展？（2）存儲器的地址線和數據線分別是多少根？1：1024K32 / 128K8 =32 字位擴展2:20 323. 采用串行接口進行7位ASCII碼傳送，帶有1位奇校驗位、1位起始位和1位停止位，當波特率為9600波特時，字符傳送速率為多少？ 因為字符總共有（7+1+1+1）=10 波特率是說單位時間內傳送的比特數（比特率是說單位時間內傳送的有效比特數），所以這題的字符傳送速率是9600/10=960b/s4. 一種二地址RS型指令的結構如下所示：其中I為間接尋

43、址標志位，X為尋址模式字段，D為偏移量字段。通過I，X，D的組合，可構成如下表所示的尋址方式。1-6：直接尋址，相對尋址，變址尋址，寄存器間接尋址，存儲器間接尋址，基址尋址5. 如下圖所示的二維中斷系統中。問：（1） 在中斷情況下，CPU和設備的優先級如何考慮？請按降序排列各設備的中斷優先級。（2）若CPU現執行設備B的中斷服務程序，則IM2、IM1、IM0的狀態是什么？如果CPU執行設備D的中斷服務程序，則IM2、IM1、IM0的狀態又是什么？（1）在中斷情況下，CPU的優先級最低；各設備的優先次序為(A-B-C)-(D-E-F)-(G-H-I)-CPU*括號中的為同級中斷源，不可進行中斷嵌

44、套，但同時請求時會有優先權的區分；(2):由于設備B的優先權最高，則在執行設備B的中斷服務時要禁止同級和低級所有中斷源的請求，因此IM2IM1IM0=111；若執行設備D的中斷服務，則設備A、B、C均可發生中斷嵌套，因此IM2IM1IM0=011；6. 設主存容量1MB，cache容量16KB，塊的大小為512B，采用全相聯映射方式。1）寫出cache的地址格式。2）寫出主存的地址格式。3）塊表的容量多大？ 同計算題5 7. 設某存儲系統的存取周期為500ns，每個存取周期可訪問16位，則該存儲器的帶寬是多少？ 存儲帶寬= 每周期的信息量 / 周期時長 = 16位/(500 10-9)秒 =

45、3.2 107 位/秒 = 32 106 位/秒 = 32M位/秒8. 用2M8的SRAM芯片構成一個16M8的存儲器，請回答以下問題：（1）共需要幾塊芯片，進行如何擴展？16M8 / 2M8 =8（塊）進行字擴展（2） 數據線、地址線、控制線分別怎么連接？ 數據線：各芯片的數據線均直接與CPU的8位數據總線連接；地址線：各芯片的地址線均直接與CPU的最低21位地址線連接；控制線：讀寫信號直接連接；剩余的高3位地址線和/MREQ和譯碼產生各芯片的片選信號/CS；9. 假設在一般程序中浮點開平方操作FPSQR所占的比例為2%，它的CPI為100；其他浮點操作FP所占的比例為23%，它的CPI4.

46、0；其余75%指令的CPI1.33，計算該處理機的CPI。如果FPSQR操作的CPI也為4.0，重新計算CPI。 10. 有一個字長為32位的浮點數，符號位1位；階碼8位，用移碼表示；尾數23位，用補碼表示；基數為2，請寫出：最大數的二進制表示 最小數的二進制表示11. 假設CPU字長為16位，指令格式結構如下所示，試分析指令格式及尋址方式特點。 單字長二地址指令； 操作碼OP可指定 =16條指令； 有8個通用寄存器，支持8種尋址方式； 可以是RR型指令、SS型指令、RS型指令、12. 某機有5個中斷源L0L4，按中斷響應優先級從高到低為L0L1L2L3L4，現要求將中斷處理次序改為L1L3L

47、4L0L2，請寫出各中斷源（L0L4）的屏蔽字。 中斷源屏蔽字（ L0L1L2L3L4 ）L0 10100L1 11111L2 00100L3 10111L4 1010113、設x補=a0.a1a2a6，其中ai取0或1，若要x-0.5，求a0，a1，a2，a6的取值。14、用32K8位的EPROM芯片組成128K16位的只讀存儲器，試問：（1）數據寄存器多少位？ 16/8=2（2）地址寄存器多少位？ 128/32=4（3）共需多少個EPROM芯片？ 24=815、磁盤組有6片磁盤，每片有兩個記錄面，最上最下兩個面不用。存儲區域內徑22cm，外徑33cm，道密度為40道/cm，內層位密度400

48、位/cm。（圓周率取3.14）問：（1）共有多少柱面？（2）盤組總存儲容量是多少？同計算題816、一種二地址RS型指令的結構如下所示： 6位 4位 1位 2位 16位OP通用寄存器IX偏移量D其中I為間接尋址標志位，X為尋址模式字段，D為偏移量字段。通過I，X，D的組合，可構成如下表所示的尋址方式。尋址方式IX有效地址E算法說明（1）000E=D（2）001E=（PC）DPC為程序計數器（3）010E=（R2）DR2為變址寄存器（4）111E=（R3）（5）100E=（D）（6）011E=（R1）DR1為基址寄存器請寫出尋址方式（1）（6）的名稱。1-6：直接尋址，相對尋址，變址尋址，寄存器間

49、接尋址，存儲器間接尋址，基址尋址17、 假設某及其有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度為32位，請估算控制存儲器容量。（1803）4=964B18、設主存容量1MB，cache容量16KB，塊的大小為512B，采用全相聯映射方式。1）寫出cache的地址格式。2）寫出主存的地址格式。3）塊表的容量多大？ 同計算題5計算與綜合題 1.已知x和y，用變形補碼計算x+y，同時指出結果是否溢出，如果溢出請指明是哪種溢出。（上機考試中可以不列豎式計算）1）x=+11011，y=+00011 2）x=-10110，y=-010112.已知cach

50、e存儲周期40ns，主存存儲周期200ns，cache/主存系統平均訪問時間為50ns，求cache的命中率是多少？解：已知cache主存系統平均訪問時間ta=50ns，而ta = h*tc+(1-h)*tm；所以 h*tc+tm-h*tm=50ns ,(tc-tm)*h=50-tmh=(50-tm)/(tc-tm)=(50-200)/(40-200)=150/160=93.75%3. 有一個1024K32位的存儲器，有128K8位的DRAM芯片構成。問：（1）總共需要多少DRAM芯片？（2）采用異步式刷新，如單元刷新間隔不超過8ms，則刷新信號周期是多少？（假設行列地址各占一半，使用行地址進行刷新）(1)(2)4.CPU執行一段程序時，cache完成存取的次數為1900次，主存完成存取的次數為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統的效率和平均訪問時間。平均訪問時間=（1900*50+100*250）/（1900+100） =60s cache主存系統效率=cache存取周期/平均訪問時間 =50/60 =83.3%5.設主存容量1MB，cache容量16KB，塊的大小