1、6.1 試分析下圖所示電路。解：1）分析電路結構：略2）求觸發器激勵函數：略3)狀態轉移表：略4)邏輯功能：實現串行二進制加法運算。X1X2為被加數和加數，Qn為低位來的進位，Qn+1表示向高位的進位。且電路每來一個CP，實現一次加法運算，即狀態轉換一次。例如X1=110110，X2=110100，則運算如下表所示：LSBMSB節拍脈沖CPCP1 CP2 CP3 CP4 CP5 CP6 CP7被加數 X10 1 1 0 1 1 0加 數 X20 0 1 0 1 1 0低位進位 Qn0 0 0 1 0 1 1高位進位Qn+10 0 1 0 1 1 0本位和 Z0 1 0 1 0 1 16.2 試

2、作出101序列檢測器得狀態圖，該同步電路由一根輸入線X，一根輸出線Z，對應與輸入序列的101的最后一個“1”，輸出Z=1。其余情況下輸出為“0”。（1） 101序列可以重疊，例如：X：010101101 Z：000101001（2） 101序列不可以重疊，如：X：0101011010 Z：0001000010解：1）S0：起始狀態，或收到101序列后重新開始檢測。 S1：收到序列起始位“1”。 S2：收到序列前2位“10”。 2） 6.3對下列原始狀態表進行化簡： (a) 解：1）列隱含表： 2）進行關聯比較3）列最小化狀態表為： (b)S（t）N（t）/Z（t）X=0X=1AB/0H/0BE

3、/0C/1CD/0F/0DG/0A/1EA/0H/0FE/1B/1GC/0F/0HG/1D/1解：1）畫隱含表：2）進行關聯比較：3)列最小化狀態表：S（t）N（t）/Z（t）X=0X=1ab/0h/0be/0a/1ea/0h/0he/1b/16.4 試畫出用MSI移存器74194構成8位串行并行碼的轉換電路（用3片74194或2片74194和一個D觸發器）。解：1）用3片74194：2）用2片74194和一個D觸發器狀態轉移表同上。6.5試畫出74194構成8位并行串行碼的轉換電路狀態轉移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作啟動F F F F F F F

4、 F1 1準備并入CP10 D0 D1 D2 D3 D4 D5 D6 D710準備右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10準備右移CP31 1 0 D0 D1 D2 D3 D4 D5 10準備右移CP41 1 1 0 D0 D1 D2 D3 D410準備右移CP51 1 1 1 0 D0 D1 D2 D3 10準備右移CP61 1 1 1 1 0 D0 D1 D21 0準備右移CP71 1 1 1 1 1 0 D0 D1 1 0準備右移CP81 1 1 1 1 1 1 0 D0 1 1準備并入6.6 試分析題圖6.6電路，畫出狀態轉移圖并說明有無自啟動性。解：激勵方程：

5、略 狀態方程：略狀態轉移表：111序號Q3 Q2 Q1110010001000有效循環012345000001010011100101011100101偏離狀態110111111000 狀態轉移圖該電路具有自啟動性。6.7 圖P6.7為同步加/減可逆二進制計數器，試分析該電路，作出X=0和X=1時的狀態轉移表。解：題6.7的狀態轉移表XQ4n Q3n Q2n Q1n Q4n+1Q3n+1Q2n+1Q1n+1Z0000011111011111110001110110100110111000011001011001011101000101010010010011000001000011100011

6、10110000110010100010101000001000011000011001000001000010000010000110000000101000100100100100011010011010001010001010101010110010110011101011110000110001001011001101001101010110110111100011100110101110111100111101111111111000006.8分析圖6.8電路，畫出其全狀態轉移圖并說明能否自啟動。解：狀態轉移圖： 偏離態能夠進入有效循環，因此該電路具有自啟動性。邏輯功能：該電路是一個

7、M=5的異步計數器。6.9用IKFF設計符合下列條件的同步計數器電路。當X=0時為M=5的加法計數器，其狀態為0，1，2，3，4。當X=1時為M=5的減法計數器，其狀態為7，6，5，4，3。解：6.10試改用D觸發器實現第9題所述功能的電路。解：略6.11試用JKFF設計符合圖6.11波形，并且具備自啟動性的同步計數電路。 CP 0 1 2 3 4 5 Q1 Q2 Q3解：略6.12 用四個DFF設計以下電路：（1） 異步二進制加法計數器。（2） 在（1）的基礎上用復“0”法構成M=12的異步加法計數器。解：（1） （2）反饋狀態為1100 6.13 用四個DFF設計以下電路：（1）異步二進制

8、減法計數器。（2）在（1）的基礎上用復“0”法構成M=13的異步計數器。解：題6.13（2）電路圖6.14 用DFF和適當門電路實現圖6.14的輸出波形Z。提示：先用DFF構成M=5的計數器，再用Q3、Q2、Q1和CP設計一個組合網絡實現輸出波形。 CP Z 000 001 010 011 100解：6.15 試用DFF和與非門實現圖6.15“待設計電路”。要求發光二極管前3s亮，后2s暗，如此周期性重復。解： 6.16 試寫出圖6.16中各電路的狀態轉移表。（a） (b)解：（a） (b) CR=Q3Q1 LD=Q3Q1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q000000001001000

9、1101000101011001111000100100110100010101100111100010011010 M=10 M=86.17 寫出圖6.17電路的狀態轉移表及模長M=? 解：狀態轉移表：Q3 Q2 Q1 Q000000011010001111000101111001111置3置7置11置15 M=86.18 試分析圖6.18能實現M=?的分頻。解：74161（1）的Q3接至74161（2）的CP，兩74161為異步級聯，反饋狀態為（4C）H=76，又利用異步清0端，所以M=76。6.19試用74161設計循環順序為0,1,2,3,4,5,10,11,12,13,14,15,0

10、,1的模長為12的計數電路。解： 為了使其具有自啟動性，將Q3，Q1接入與非門。6.20 試用74161設計能按8421BCD譯碼顯示的059計數的60分頻電路。解：CP M=6 M=106.21 試用TFF實現符合下述編碼表的電路。 Q3 Q2 Q1 Q0000001000101011001111000110011011111解：略。6.22 試分析圖6.22（a）（b）2個計數器的分頻比為多少？解：M=M1M2=636.23 試說明圖6.23電路的模值為多少，并畫出74160（）的Q0、Q1、Q2、Q3端，74160（）的Q0和RD端的波形，至少畫出一個周期。解：M=15 0 1 2 3

11、4 5 6 7 8 9 10 11 12 13 14 15()Q0()Q1()Q2()Q3()Q0 RD6.24 試寫出圖6.24中各電路的狀態編碼表及模長。解：（1）異步清0，8421BCD碼 （2）異步置9 5421BCD碼Q3 Q2 Q1 Q0Q0 Q3 Q2 Q1 00000001001000110100 M=5 00000001001000110100100010011100 M=86.25 試用7490設計用8421BCD編碼的模7計數器。（1）用R01、R02作反饋端；（2）用S91、S92作反饋端。解：（1） （2） 6.26 試用7490設計用5421BCD編碼的模7計數器。

12、（1）用R01、R02作反饋端；（2）用S91、S92作反饋端。解： （1） （2） 6.27 寫出圖6.27分頻電路的模長解：M1=6，M2=8 電路的模長應為6和8的最小公倍數24，即M=24。6.28 寫出圖6.28的模長及第一個狀態和最后一個狀態。解：M1=7，M2=8 電路的模長應為7和8的最小公倍數56，即M=56。6.29 圖6.29是串入、并入串出8位移存器74165的邏輯符號。試用74165設計一個并行串行轉換電路，它連續不斷地將并行輸入的8位數據轉換成串行輸出，即當一組數據串行輸出完畢時，立即裝入一組新的數據。所用器件不線，試設計出完整的電路。解： 6.30 電路如圖6.3

13、0所示，試寫出其編碼表及模長并說明理由。解：Q3 Q2 Q1 Q0000000010010001101000101011001111000M=10，因為反饋狀態為1100，在8421BCD碼中不會出現。所以模長仍為10。6.31 現用信號為f1=100Hz的矩形波，試用兩塊7490將該信號變換成f0=2Hz的方波。解： M1=5（8421BCD） M2=10（5421BCD）6.32 試用一片7490和一個JKFF構成M=12的分頻電路。并要求該電路的第一狀態為0001。解： 6.33 在上題中，若要求其輸出為8421BCD譯碼顯示時，即計數狀態為01，02，11，12編碼。試再用一片7490

14、和一個JKFF實現電路。解： 6.34 試用一片7490和一片八選一數據選擇器74151實現圖6.14輸出波形Z。 CP Z解： 6.35 用DFF設計移位型序列信號發生器，要求產生的序列信號為（1） （2）111100100。解：（1）電路圖為： （2）6.36 試用DFF設計一個序列信號發生器。使該電路產生序列信號1110100。解： 6.37 試用JKFF設計循環長度M=12的序列信號發生器。解：該題要求設計一個已知序列長度的序列信號發生器，可以用修改最長線性序列的方法得到 6.38 分析圖6.28電路，試寫出其編碼表及模長。解：狀態編碼表為：(其中Q0為第二個74194的Q0)序號Q0

15、 Q1 Q2 Q3 Q0Z啟動123456789000001000011000111001111011111011110011100011000010000011111因此M=10。6.39試寫出圖6.39的74194輸出端的編碼表及數據選擇器輸出端F處的序列信號。解： F處的序列為：0100001011。6.40 寫出圖6.40中74161輸出端的狀態編碼表及74151輸出端產生的序列信號。解： F處的序列信號為：1111000110。6.41 試寫出圖P6.41中74194輸出端Q0處的序列信號。解：Q0處的序列信號為：001。6.42 用74194設計序列信號發生器產生序列信號：（1）1

16、110010，；（2）101101,。解：（1）F11111=1M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 （2）FM1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 1111CP0題6.42（2）電路圖6.43 試用74161、74151及少量與非門實現如下功能：當S=0時，產生序列1011010；當S=1時，產生序列1110100。解： END0D1 74151 YD2D3D4D5D6D7 A2 A1 A01S 1SSSSF&1P Q3 Q2 Q1 Q0T 74161 QccLD CRCP D3 D

17、2 D1 D0 11CP題6.43電路圖6.44試用74161、74151及若干與非門設計一電路同時輸出兩個不同的序列信號：Z1=111100010和Z2=101110001。（不另加控制信號）解： DSL111101Q01 0 1 Q011CP0END0D1 74151 YD2D3D4D5D6D7 A2 A1 A0P Q3 Q2 Q1 Q0T 74161 QccLD CRCP D3 D2 D1 D0 Z2Z11&題6.44電路圖6.45 設計一個小汽車尾燈控制電路。小汽車左、右兩側各有3個尾燈，要求：（1）左轉彎時，在左轉彎開關控制，左側3個燈按題圖P6.45所示周期性地亮與滅；（2）右轉彎時，在右轉彎開關控制，左側3個燈按題圖P6.45所示周期性地亮與滅；（3）左、右兩個開關都作用時，兩側的燈做同樣的周期地亮與滅；（4）在制動開關（制