1、計算機組成原理第第1010章章 存儲系統存儲系統第第1010章章 存儲系統存儲系統10.1 10.1 存儲器概述存儲器概述10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAM10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器10.4 10.4 高速存儲器高速存儲器10.5 Cache 10.5 Cache 存儲器存儲器10.6 10.6 虛擬存儲器虛擬存儲器10.1 10.1 存儲器概述存儲器概述n 存儲器的發展存儲器的發展n 評價存儲器性能的主要指標評價存儲器性能的主要指標n 存儲器分類存儲器分類n 多層次存儲體系結構多層次存儲體系結構10.1 10.1 存儲器概述存儲

2、器概述n 存儲器的發展存儲器的發展p第一臺電子計算機用的是電子管觸發器；第一臺電子計算機用的是電子管觸發器；p此后經歷過：此后經歷過：l汞延遲線汞延遲線l磁帶磁帶l磁鼓磁鼓l磁芯（磁芯（19511951年始）年始）l半導體半導體l磁盤磁盤光盤光盤納米存儲納米存儲汞延遲線汞延遲線磁鼓磁鼓磁芯磁芯10.1 10.1 存儲器概述存儲器概述n 存儲器的發展存儲器的發展p主存的重要作用及主存器件發展史總結圖表：主存的重要作用及主存器件發展史總結圖表：輸入的數據要輸出的數據程序中間數據控制器運算器指令數據外設外設主主 存存主存的重要作用圖示主存的重要作用圖示10.1 10.1 存儲器概述存儲器概述n 存儲

3、器的發展存儲器的發展p主存的重要作用及主存器件發展史總結圖表：主存的重要作用及主存器件發展史總結圖表：時 代元 件存取周期存儲容量*1磁鼓等12s2K字節2磁芯2.18s 32K字節3磁芯750ms1M字節3.5IC，LSI320ms8M字節4VLSI312ms128M字節10.1 10.1 存儲器概述存儲器概述n 存儲器的發展存儲器的發展p存儲器的容量進化存儲器的容量進化Bit(b) Byte(B) KiloByte(KB) MegaByte(MB) GigaByte(GB) TeraByte (TB)PetaByte(PB) ExaByte (EB) ZetaByte(ZB)YottaBy

4、te(YB) NonaByte(NB) DoggaByte (DB)單位名稱常規十進制表示存儲器容量表示K（Kilo）1K10310001K2101024M（Mega）1M106103K1M220210K1 048 576G（Giga）1G109106M1G230210M1 073 741 824T（Tera）1T1012109G1T240210G1 099 511 627 776 10.1 10.1 存儲器概述存儲器概述n 存儲器的發展存儲器的發展p存儲體系結構的發展存儲體系結構的發展 由主由主-輔二級結構發展到多層次存儲體系結構。輔二級結構發展到多層次存儲體系結構。 主存由單體發展到多體交

5、叉（并行）。主存由單體發展到多體交叉（并行）。 采用了虛擬存儲技術。采用了虛擬存儲技術。10.1 10.1 存儲器概述存儲器概述n 評價存儲器性能的主要指標評價存儲器性能的主要指標p人們最關心的存儲器的性能參數主要有人們最關心的存儲器的性能參數主要有3 3個：個：l容量、速度和價格容量、速度和價格l計算機的使用者希望存儲器的容量要大，速度要快，價計算機的使用者希望存儲器的容量要大，速度要快，價格要便宜。格要便宜。p價格價格l存儲器的價格通常用每位的價格來表示，存儲器的價格通常用每位的價格來表示， P=C/SP=C/SlC C存儲芯片價格，存儲芯片價格，S S存儲芯片容量（存儲芯片容量（bits

6、bits）。）。l容量越大、速度越快，價格就越高。容量越大、速度越快，價格就越高。 10.1 10.1 存儲器概述存儲器概述n 評價存儲器性能的主要指標評價存儲器性能的主要指標p速度(1)(1)存取時間存取時間（Memory Access TimeMemory Access Time）：孤立地考察某一次）：孤立地考察某一次R/W R/W 操作所需操作所需要的時間，以要的時間，以TATA表示。即從向存儲器發出讀操作命令到數據從存儲器表示。即從向存儲器發出讀操作命令到數據從存儲器中讀出所經歷的時間。中讀出所經歷的時間。(2)(2)存儲周期存儲周期（Memory Circle TimeMemory

7、Circle Time）：連續啟動兩次獨立的訪問存儲器）：連續啟動兩次獨立的訪問存儲器操作所需要的最小時間間隔，以操作所需要的最小時間間隔，以TMTM表示。又稱為訪問周期、存取周期表示。又稱為訪問周期、存取周期、讀寫周期等。、讀寫周期等。(3)(3)頻帶寬度頻帶寬度BmBm：單位時間內能夠訪問到的數據個數，也叫做存儲器的數單位時間內能夠訪問到的數據個數，也叫做存儲器的數據傳輸率：據傳輸率：Bm=W/TMBm=W/TM（位（位/ /秒）秒）lW：每次：每次R/W 數據的寬度，一般等于數據的寬度，一般等于Memory字長。字長。lTM存儲周期。存儲周期。n 在以上在以上3 3個參數中，個參數中，存

8、儲周期是最重要的參數存儲周期是最重要的參數，它能夠全面反，它能夠全面反映存儲器的工作速度。映存儲器的工作速度。10.1 10.1 存儲器概述存儲器概述n 存儲器分類存儲器分類p按存儲介質分類：磁表面按存儲介質分類：磁表面/ /半導體存儲器半導體存儲器p按存取方式分類：隨機按存取方式分類：隨機/ /順序存取（磁帶）順序存取（磁帶）p按讀寫功能分類：按讀寫功能分類：ROMROM，RAMRAMlRAMRAM：雙極型：雙極型/MOS/MOSlROMROM：MROM/PROM/EPROM/EEPROMMROM/PROM/EPROM/EEPROMp按信息的可保存性分類：永久性和非永久性的按信息的可保存性分

9、類：永久性和非永久性的p按存儲器系統中的作用分類：主按存儲器系統中的作用分類：主/ /輔輔/ /緩緩/ /控控10.1 10.1 存儲器概述存儲器概述n 多層次存儲體系結構多層次存儲體系結構p主存的速度總落后于主存的速度總落后于CPUCPU的需要，主存的容量總落后于軟的需要，主存的容量總落后于軟件的需要。件的需要。p為了解決對存儲器要求容量大，速度快，成本低三者之間為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常采用多級存儲器體系結構，即使用高速的矛盾，目前通常采用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。緩沖存儲器、主存儲器和外存儲器。10.1 10.1

10、 存儲器概述存儲器概述n 多層次存儲體系結構多層次存儲體系結構通用寄存器通用寄存器Cache (SRAM)主存主存 (DRAM，SRAM)聯機外部存儲器聯機外部存儲器 (磁盤等磁盤等)脫機外部存儲器脫機外部存儲器 (磁帶、光盤存儲器等）磁帶、光盤存儲器等）CPU芯片內芯片內存儲容量越來越大，每位價格越來越便存儲容量越來越大，每位價格越來越便宜宜訪問速度越來越快訪問速度越來越快主機內主機內外部設外部設備備第第1010章章 存儲系統存儲系統10.1 10.1 存儲器概述存儲器概述10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAM10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存

11、儲器10.4 10.4 高速存儲器高速存儲器10.5 Cache 10.5 Cache 存儲器存儲器10.6 10.6 虛擬存儲器虛擬存儲器10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn 隨機讀寫存儲器隨機讀寫存儲器RAMRAM按存儲元件在運行中能否長時按存儲元件在運行中能否長時間保存信息來分，有間保存信息來分，有靜態存儲器和和動態存儲器兩種。兩種。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲元n 基本存儲元是組成存儲器的基礎和核心，又叫記憶元件，它用來存儲一位二進制信息0或1。n 對于SRAM而言，電路為觸發器結構。10.2

12、 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲元該電路工作原理n 它是由兩個MOS反相器交叉耦合而成的觸發器，一個存儲元存儲一位二進制代碼，這種電路有兩個穩定的狀態。n 設T1截止T2導通，即A點高電平，B點低電平，表示“1”；n T2截止T1導通，即A點低電平，B點高電平表示“0”。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲元該電路工作原理（1 1）寫入寫入“1 1” ：首先譯碼選中；首先譯碼選中；然后在然后在I/OI/O線上輸入線上輸入高高電位，在電位，在I/OI/O線上輸入線上輸入低低電位，開

13、啟電位，開啟T5,T6,T7,T8T5,T6,T7,T8四個晶體管把四個晶體管把高高、低低電位分別加在電位分別加在A A，B B點，點，使使T1T1管管截止截止，使，使T2T2管管導通導通，將將“1 1”寫入存儲元。寫入存儲元。 寫完成后譯碼線上高電位信號寫完成后譯碼線上高電位信號撤消，電路進入保持狀態撤消，電路進入保持狀態。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲元該電路工作原理（1 1）寫入寫入“0 0” ：首先譯碼選中；首先譯碼選中；然后在然后在I/OI/O線上輸入線上輸入低低電位，在電位，在I/OI/O線上輸入線上輸入高高電位，開

14、啟電位，開啟T5,T6,T7,T8T5,T6,T7,T8四個晶體管把四個晶體管把低低、高高電位分別加在電位分別加在A A，B B點，點，使使T1T1管管導通導通，使，使T2T2管管截止截止，將將“0 0”寫入存儲元。寫入存儲元。 寫完成后譯碼線上高電位信號寫完成后譯碼線上高電位信號撤消，電路進入保持狀態撤消，電路進入保持狀態。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲元該電路工作原理（2 2）讀出：）讀出： 若某個存儲元被選中，則該若某個存儲元被選中，則該存儲元的存儲元的T5,T6,T7,T8T5,T6,T7,T8管均導管均導通，通，A A

15、，B B兩點與位線兩點與位線D D與與D D相相連存儲元的信息被送到連存儲元的信息被送到I/OI/O與與I/OI/O線上。線上。I/OI/O與與I/OI/O線接著一線接著一個差動讀出放大器個差動讀出放大器 ，從其電，從其電流方向可以判知所存信息是流方向可以判知所存信息是“1 1”還是還是“0 0”。 （3 3）（存儲）保持狀態）（存儲）保持狀態。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器基本組成基本組成p 一個一個SRAMSRAM存儲器由存儲體、讀寫電路、地址譯碼電路和存儲器由存儲體、讀寫電路、地址譯碼電路和控制電路等組成。控制電路等組成。存儲

16、體存儲體陣列陣列I/O電路及電路及R/W控制控制電路電路地址地址譯碼譯碼驅動驅動地址線地址線數據線數據線讀寫控制信號讀寫控制信號10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器基本組成基本組成p存儲體存儲體存儲體存儲體存儲單元存儲單元 存儲元存儲元單元地址單元地址0000000000000101 . . . . . . . . . .XXXXXXXX 存儲容量存儲容量MARMARCPUCPU存儲體主要概念之間的關系圖存儲體主要概念之間的關系圖10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器基本組成基本組成p

17、地址譯碼驅動系統地址譯碼驅動系統p把CPU給定的地址碼翻譯成能驅動指定存儲單元的控制信息。(n-2)A0A0 A0 A1 A1&字線字線w00&字線字線w01&字線字線w10&字線字線w11A110.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器基本組成基本組成p地址譯碼驅動系統：地址譯碼驅動系統：一維和二維地址譯碼方案p一維地址譯碼方案一維地址譯碼方案：存儲體陣列的每一個存儲單元由一條：存儲體陣列的每一個存儲單元由一條字線驅動，也叫單譯碼結構。字線驅動，也叫單譯碼結構。p地址譯碼系統的設計例子：地址譯碼系統的設計例子：1

18、K 1K 4 4位位 RAMRAM。p例中用此方案共需字線條數為：例中用此方案共需字線條數為：10241024條。條。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器基本組成基本組成p地址譯碼驅動系統：地址譯碼驅動系統：一維和二維地址譯碼方案p二維地址譯碼方案二維地址譯碼方案：從：從CPUCPU來的地址線分成兩部分，分別來的地址線分成兩部分，分別進入進入X X（橫向）地址譯碼器和（橫向）地址譯碼器和Y Y（縱向）地址譯碼器，由二（縱向）地址譯碼器，由二者同時有效的字線交叉選中一個存儲單元。者同時有效的字線交叉選中一個存儲單元。(1K(1K2 2101

19、0中的中的一個）一個）p地址譯碼系統的設計例子：地址譯碼系統的設計例子：1K 1K 4 4位位 RAMRAMp可以將可以將1K1K4 RAM 4 RAM 的的1010條地址線中條地址線中6 6條條(A0(A0A5)A5)用在橫向用在橫向，4 4條條(A6(A6A9)A9)用在縱向，則共產生字線條數為：用在縱向，則共產生字線條數為：64+16=8064+16=80條條10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器芯片實例芯片實例pIntel 2114Intel 2114外部引腳功能外部引腳功能: :采用采用1818腳封裝腳封裝, ,如下圖示如下圖示:

20、 :p注意：注意：SRAMSRAM芯片中引腳的安排芯片中引腳的安排p電源、數據總線、地址總線、控制總線。電源、數據總線、地址總線、控制總線。 2114(1K*4)18 17 16 15 14 13 12 11 10123456789VccA7 A8 A9 I/O1I/O2I/O3I/O4WEA6 A5 A4 A3 A0 A1 A2 CS 地地10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p存儲器芯片的容量是有限的，為了滿足實際存儲器的容量存儲器芯片的容量是有限的，為了滿足實際存儲器的容量要求，需要對存儲器進行

21、擴展。主要方法有：要求，需要對存儲器進行擴展。主要方法有： l位擴展法：只加大字長，而存儲器的字數與存儲器芯片字數一致，對片子沒有選片要求。l字擴展法：僅在字向擴充，而位數不變。需由片選信號來區分各片地址。l位字擴展法：位擴展法和字擴展法的綜合 10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p位擴展位擴展p舉例：使用舉例：使用8K X 18K X 1的的RAMRAM存儲芯片組成存儲芯片組成8K X 48K X 4的存儲器的存儲器中央處理器地址總線8KX138KX148KX128KX11數據總線數據總線D3D1

22、D0D2A12A0A12A0A12A0A12A0D0D0D0D010.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p字擴展，舉例：用字擴展，舉例：用16K16K8 8 的芯片組成的芯片組成64K64K8 8的存儲器的存儲器解解: : 地址分配與片選邏輯地址分配與片選邏輯地址地址片外片外A15 A14片內片內A13 A 12 A11 A10 A 9 A8 A7 A6 A5 A4 A3 A2 A1 A0100 0000 0000 0000 000011 1111 1111 11112010100 0000 0000

23、000011 1111 1111 11113101000 0000 0000 000011 1111 1111 11114111100 0000 0000 000011 1111 1111 111110.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p字擴展，舉例：用字擴展，舉例：用16K16K8 8 的芯片組成的芯片組成64K64K8 8的存儲器的存儲器A15A14A0A13WED7D0CPU2：4譯碼器譯碼器CE16K8WECE16K8WECE16K8WECE16K8WE10.2 10.2 隨機讀寫存儲器隨機讀

24、寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p位字擴展法位字擴展法p舉例：現有舉例：現有21142114即即1K1K4 4 RAM RAM芯片，要構成芯片，要構成8K X 168K X 16位主存位主存，應該用多少片，應該用多少片21142114？畫出擴展、連接圖？畫出擴展、連接圖。l首先計算用多少片首先計算用多少片21142114：(8K(8K16)/(1K16)/(1K4)=324)=32片；片；l然后進行位擴展：把然后進行位擴展：把1K1K4 4擴成擴成1K1K1616，用，用16/4=416/4=4片；片；l最后進行字擴展：最后進行字擴展

25、：1K1K字字8K8K字，用上面位擴展得到的字，用上面位擴展得到的1K1K1616位單元共位單元共8K/1K=88K/1K=8個，即總共用個，即總共用21142114位位8 84=324=32片片10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p位字擴展法位字擴展法p舉例：用舉例：用21142114即即1K1K4 RAM4 RAM芯片，構成芯片，構成8K X 168K X 16位主存位主存l進行位擴展：把進行位擴展：把1K1K4 4擴成擴成1K1K1616，用，用16/4=416/4=4片；片；(1#) 211

26、4A0A9 R/W CS D3 D2 D1 D0D15D0A9A0(2#) 2114A0A9 R/W CS D3 D2 D1 D0(3#) 2114A0A9 R/W CS D3 D2 D1 D0(4#) 2114A0A9 R/W CS D3 D2 D1 D0R/WCS10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p位字擴展法位字擴展法p舉例：用舉例：用21142114即即1K1K4 RAM4 RAM芯片，構成芯片，構成8K X 168K X 16位主存位主存l最后進行字擴展：最后進行字擴展：1K1K字字8K8

27、K字字 (1#) 211441K16bit A0 A9 R/W CS D15 D0D015A9A0R/W(8#) 211441K16bit A0 A9 R/W CS D15 D0(2#) 211441K16bit A0 A9 R/W CS D15 D03/8譯碼器A12A10A110710.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn SRAMSRAM存儲器存儲器存儲器與存儲器與CPUCPU的連接的連接p芯片級存儲器邏輯圖應表示出芯片級存儲器邏輯圖應表示出: :l 所用存儲芯片l 各芯片的地址線、數據線 l 片選邏輯（CS） l 讀/寫控制R/W和存儲器訪問線p注意注意: : l

28、地址線、數據線的數量和方向l 選片地址通過譯碼后產生存儲器的片選信號。當各芯片容量相同時，地址范圍規整，可選用現成譯碼器；否則，可選用適當門電路。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器pSRAMSRAM能長久保持信息，不需刷新，工作穩定可靠。能長久保持信息，不需刷新，工作穩定可靠。p但它也有缺點：功耗大，集成度低。但它也有缺點：功耗大，集成度低。pDRAMDRAM單元電路恰好克服了這種缺點。單元電路恰好克服了這種缺點。pDRAMDRAM的出現是半導體存儲技術的一大進步。的出現是半導體存儲技術的一大進步。10.2 10.2 隨機讀寫存儲器隨機

29、讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器電路組成電路組成p一只一只MOSMOS晶體管晶體管T T和一個電容和一個電容C C。p電容電容C C 的特點是電容值極小，充電快，又能較長時間地維的特點是電容值極小，充電快，又能較長時間地維持電荷。持電荷。字線字線WTCDCD（位線）（位線）10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器工作原理工作原理（1 1）保持：）保持：C C上有電荷表示存儲上有電荷表示存儲“1 1”，反之為，反之為“0 0”。p保持狀態下字線為低電位，保持狀態下字線為低電位，T T關閉，切斷了關閉，切斷了C C的通路，使

30、所的通路，使所充電荷不能放掉。充電荷不能放掉。p但電容總有一定的漏電阻但電容總有一定的漏電阻p見圖，刷新的原因。見圖，刷新的原因。字線字線WTCDCD（位線）（位線）R10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器工作原理工作原理（2 2）寫入：字線的正驅動脈沖打開）寫入：字線的正驅動脈沖打開T T。p寫“1”：在D線加高電位；寫“0”：在D線加低電位。（3 3）讀出：字線的正驅動脈沖打開）讀出：字線的正驅動脈沖打開T T。p原存“1”：電荷經T使D線電位升高；p原存“0”：D線電位將降低。p可見單管DRAM為“破壞性讀出破壞性讀出”電路，即信息讀

31、出后要立即恢復，否則已丟掉。字線字線WTCDCD（位線）（位線）R10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器刷新1 1、刷新：、刷新：在利用電容上的電荷來存儲信息的動態半導體存儲在利用電容上的電荷來存儲信息的動態半導體存儲器中，由于漏電使電容上的電荷衰減，需要定期地重新進器中，由于漏電使電容上的電荷衰減，需要定期地重新進行存儲，這個過程稱為刷新。行存儲，這個過程稱為刷新。2 2、刷新周期：、刷新周期：對整個對整個DRAMDRAM必須在一定的時間間隔內完成必須在一定的時間間隔內完成一次全部單元內容的刷新，否則會出現信息錯誤。從整個一次全部單元內容

32、的刷新，否則會出現信息錯誤。從整個DRAMDRAM上一次刷新結束到下一次刷新完為止的時間間隔叫上一次刷新結束到下一次刷新完為止的時間間隔叫刷新周期。刷新周期。3 3、刷新方式：、刷新方式：集中式、分散式、異步式集中式、分散式、異步式10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器刷新p集中式刷新：在整個刷新間隔內，前一段時間重復進行讀集中式刷新：在整個刷新間隔內，前一段時間重復進行讀/ /寫周期或維持周期，等到需要進行刷新操作時，便暫停寫周期或維持周期，等到需要進行刷新操作時，便暫停讀讀/ /寫或維持周期，而逐行刷新整個存儲器，它適用于高寫或維持周期

33、，而逐行刷新整個存儲器，它適用于高速存儲器。速存儲器。10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器刷新3 3、刷新方式：、刷新方式：集中式、分散式、異步式集中式、分散式、異步式l分散式刷新：把一個存儲系統周期分散式刷新：把一個存儲系統周期tctc分為兩半，周期前分為兩半，周期前半段時間半段時間tmtm用來讀用來讀/ /寫操作或維持信息，周期后半段時寫操作或維持信息，周期后半段時間間trtr作為刷新操作時間。這樣，每經過作為刷新操作時間。這樣，每經過128128個系統周期個系統周期時間，整個存儲器便全部刷新一遍。時間，整個存儲器便全部刷新一遍。10

34、.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAMn DRAMDRAM存儲器存儲器刷新3 3、刷新方式：、刷新方式：集中式、分散式、異步式集中式、分散式、異步式p異步式刷新方式是前兩種方式的結合。異步式刷新方式是前兩種方式的結合。 第第1010章章 存儲系統存儲系統10.1 10.1 存儲器概述存儲器概述10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAM10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器10.4 10.4 高速存儲器高速存儲器10.5 Cache 10.5 Cache 存儲器存儲器10.6 10.6 虛擬存儲器虛擬存儲器10.3 10.3 只讀存儲

35、器和閃速存儲器只讀存儲器和閃速存儲器n 只讀存儲器只讀存儲器ROMROMROMPROMMask PROMEPROMUV EPROME2PROMFlash E2PROMStandard E2PROMOTP PROM多次編程多次編程一次編程一次編程工廠編程工廠編程用戶編程用戶編程10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器n 只讀存儲器只讀存儲器ROMROM字地址字地址譯碼器譯碼器A0A1Vcc讀寫讀寫讀寫讀寫D0D1D2D3熔絲型熔絲型PROMPROM原理圖原理圖100101000101101010.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器n ROMROM、

36、RAMRAM與與CPUCPU的連接的連接p按照指定的地址空間分配，正確選擇所給各種存儲器芯片按照指定的地址空間分配，正確選擇所給各種存儲器芯片及其它片子、門電路等，將對應的地址線、數據線、控制及其它片子、門電路等，將對應的地址線、數據線、控制線連接起來，構成較完整的處理器與存儲器的相連系統。線連接起來，構成較完整的處理器與存儲器的相連系統。10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器n ROMROM、RAMRAM與與CPUCPU的連接的連接p舉例：舉例：CPUCPU的的地址總線地址總線1616根根(A15(A15A0A0，A0A0為低位為低位) )，雙向雙向數據總線數據總線

37、8 8根根(D7(D7D0)D0)，控制控制總線中與主存有關的總線中與主存有關的信號有信號有MREQMREQ( (允許訪存，允許訪存， 低電平有效低電平有效) )，R/WR/W( (高電平為讀命令，高電平為讀命令，低電平為寫命令低電平為寫命令) )。p主存地址空間分配如下：主存地址空間分配如下：l0 081918191為系統程序區，為系統程序區， 由由只讀存儲芯片只讀存儲芯片組成；組成；l819281923276732767為用戶程序區；為用戶程序區；l最后最后( (最大地址最大地址)2K)2K地址空間地址空間 為系統程序工作區。為系統程序工作區。l上述地址為十進制，按字節編址。上述地址為十進

38、制，按字節編址。10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器n ROMROM、RAMRAM與與CPUCPU的連接的連接p現有如下存儲器芯片：現有如下存儲器芯片：lEPROM：8K8位位(控制端僅有控制端僅有CS);lSRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.p請從上述芯片中選擇適當芯片設計該計算機主存儲器，畫請從上述芯片中選擇適當芯片設計該計算機主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯出主存儲器邏輯框圖，注意畫出選片邏輯( (可選用門電路及可選用門電路及3838譯碼器譯碼器74LS138)74LS138)與與CPU CPU 的連接，說明選哪些

39、存儲器芯的連接，說明選哪些存儲器芯片，選多少片。片，選多少片。p解：根據給定條件，選用解：根據給定條件，選用lEPROM：8K8位芯片位芯片1片。片。lSRAM： 8K8位芯片位芯片3片，片，2K8位芯片位芯片1片。片。10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器n ROMROM、RAMRAM與與CPUCPU的連接的連接p解：根據給定條件，選用解：根據給定條件，選用lEPROM：8K8位芯片位芯片1片。片。lSRAM： 8K8位芯片位芯片3片，片，2K8位芯片位芯片1片。片。D7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM8K8A0A12 CSR/WD7 D

40、0EPROM8K8A0A12 CSD7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM2K8A0A10 CSR/W中央處理器D0D7R/WA12*A11Y7Y3Y2Y1Y0n完整列出二進制表示的地址空間分配情況完整列出二進制表示的地址空間分配情況 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

41、1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 18K8K8K8K2K10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器74LS138D7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM8K8A0A12 CSR/WD7

42、 D0EPROM8K8A0A12 CSD7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM2K8A0A10 CSR/WCPUD0D7R/WA0A10A11A12A13A14A15C B A G1Y0 Y1 Y2 Y3 Y7MREQ第第1010章章 存儲系統存儲系統10.1 10.1 存儲器概述存儲器概述10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAM10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器10.4 10.4 高速存儲器高速存儲器10.5 Cache 10.5 Cache 存儲器存儲器10.6 10.6 虛擬存儲器虛擬存儲器10.4 10.4 高速

43、存儲器高速存儲器n 提高存儲器速度提高存儲器速度減小內存與減小內存與CPUCPU之間速度差異的之間速度差異的主要途徑主要途徑在在CPUCPU內部設多個通用寄存器；內部設多個通用寄存器；研究新的研究新的DRAMDRAM芯片技術芯片技術；在主存自身在主存自身結構技術結構技術上考慮更好的措施；上考慮更好的措施；從從系統結構系統結構角度考慮采用多層存儲體系。角度考慮采用多層存儲體系。10.4 10.4 高速存儲器高速存儲器n 雙端口存儲器（端口指讀寫口）雙端口存儲器（端口指讀寫口）地地址址寄寄存存器器地地址址寄寄存存器器譯譯碼碼器器譯譯碼碼器器存存儲儲體體地址地址地址地址數據寄存器數據寄存器數據寄存器

44、數據寄存器數據數據數據數據讀寫電路讀寫電路讀寫電路讀寫電路WEWEWEWEMARMARMARMAR雙端口存儲器組成框圖雙端口存儲器組成框圖仲裁邏輯仲裁邏輯端口：指讀寫口端口：指讀寫口10.4 10.4 高速存儲器高速存儲器n 相聯存儲器相聯存儲器（CAMCAMContent Access MemoryContent Access Memory）p相聯存儲器的實質相聯存儲器的實質l與常規存儲器按地址訪問不同的是，與常規存儲器按地址訪問不同的是，CAMCAM是是按信息內容按信息內容訪問訪問的存儲器，即按的存儲器，即按信息內容信息內容選中相應單元，進行讀寫選中相應單元，進行讀寫p相聯存儲器的用途相聯

45、存儲器的用途l用于信息檢索、用于信息檢索、CacheCache和虛擬存儲器。和虛擬存儲器。l主要在主要在cachecache的地址變換及虛存的管理中需要快速查找的地址變換及虛存的管理中需要快速查找的場合使用。的場合使用。10.4 10.4 高速存儲器高速存儲器n 多模塊交叉存儲器多模塊交叉存儲器線性地址的編址方式線性地址的編址方式p線性編址的含義：即連續編址。線性地址在多模塊中有兩線性編址的含義：即連續編址。線性地址在多模塊中有兩種安排方式：種安排方式：順序方式l線性地址線性地址按模塊按模塊走，第一塊所有存儲單元編號排完再排走，第一塊所有存儲單元編號排完再排第二塊第二塊. .；l編址為高位交叉

46、（模塊地址在高位）。編址為高位交叉（模塊地址在高位）。交叉方式00 000MM0 0MM1 1MM2 2MM3 3內存地址：內存地址： 4 4 3 32 21 10 000 00100 01000 01100 10000 10100 11000 11101 00001 00101 01001 01101 10001 10101 11001 11110 00010 00110 01010 01110 10010 10110 11010 11111 00011 00111 01011 01111 10011 10111 11011 111模塊模塊(分體分體)號號塊內字地塊內字地址址數據寄存器數據寄

47、存器MDRMDR（1616位）位）DBDB（1616位）位）多多模模塊塊的的順順序序編編址址方方式式整個內存需地址寄整個內存需地址寄存、數據寄存和讀存、數據寄存和讀寫控制電路一套。寫控制電路一套。1616位位1616位位1616位位1616位位譯碼器譯碼器假設某假設某1616位機的主存儲器共有位機的主存儲器共有4 4個模塊，個模塊，3232個存儲單元；個存儲單元；主要目的：擴大主要目的：擴大存儲容量。存儲容量。實現方法：地址實現方法：地址碼高位區分存儲碼高位區分存儲體號，低位體內體號，低位體內尋址。尋址。10.4 10.4 高速存儲器高速存儲器n 多模塊交叉存儲器多模塊交叉存儲器線性地址的編址

48、方式線性地址的編址方式p線性編址的含義：即連續編址。線性地址在多模塊中有兩線性編址的含義：即連續編址。線性地址在多模塊中有兩種安排方式：種安排方式：順序方式交叉方式l線性地址線性地址逐模塊逐模塊走，所有塊依次排完一個存儲單元，再走，所有塊依次排完一個存儲單元，再回到第一塊回到第一塊；l編址為低位交叉（模塊地址在低位）；編址為低位交叉（模塊地址在低位）；l真正的并行主存系統即所謂多體交叉存儲器就是指這種真正的并行主存系統即所謂多體交叉存儲器就是指這種低位交叉方式。低位交叉方式。000 00數據總線數據總線DBDB（1616位）位）內存地址：內存地址：4 3 2 1 04 3 2 1 0000 0

49、1000 10000 11001 00001 01001 10001 11010 00010 01010 10010 11011 00011 01011 10011 11100 00100 01100 10100 11101 00101 01101 10101 11110 00110 01110 10110 11111 00111 01111 10111 11模塊模塊(分體分體)號號塊內字地址塊內字地址譯碼器譯碼器尋找模塊尋找模塊多多模模塊塊的的交交叉叉編編址址方方式式MDRMDR0 0MDRMDR3 3MDRMDR2 2MDRMDR1 1MARMAR0 0MARMAR3 3MARMAR2 2

50、MARMAR1 11616位位1616位位1616位位1616位位n n個并行的個并行的存儲體具有存儲體具有各自的各自的地址地址寄存器的地寄存器的地址譯碼、驅址譯碼、驅動、讀放等動、讀放等電路（圖中電路（圖中略）。略）。p可見多體交叉存儲器是一種采用流水方式工作的并可見多體交叉存儲器是一種采用流水方式工作的并行存儲器系統。行存儲器系統。多體交叉存儲器（以多體交叉存儲器（以4 4體為例）的分時工作原理示意圖體為例）的分時工作原理示意圖10.4 10.4 高速存儲器高速存儲器n多模塊交叉存儲器多模塊交叉存儲器n例：設有例：設有4 4體交叉的存儲器，分時即每隔體交叉的存儲器，分時即每隔1/4Tm1/

51、4Tm啟動一啟動一個分體，見圖示。個分體，見圖示。T T 時間時間WW0 0 M M0 0WW1 1 M M1 1WW2 2 M M2 2WW3 3 M M3 3WW0 0 M M0 010.4 10.4 高速存儲器高速存儲器n 多模塊交叉存儲器多模塊交叉存儲器舉例舉例p用16M字8位的存儲芯片構成一個64M字16位的主存儲器。要求既能夠擴大存儲器的容量，又能夠縮短存儲器的縮短存儲器的訪問周期訪問周期（提高訪問速度）。(1)(1)計算需要多少個存儲器芯片。計算需要多少個存儲器芯片。(2)(2)存儲器芯片和主存儲器的地址長度各需要多少位？存儲器芯片和主存儲器的地址長度各需要多少位？(3)(3)畫

52、出用存儲器芯片構成主存儲器的邏輯示意圖。畫出用存儲器芯片構成主存儲器的邏輯示意圖。(4)(4)用用1616進制表示的地址進制表示的地址12345671234567，其體內地址和體號是多少，其體內地址和體號是多少？10.4 10.4 高速存儲器高速存儲器n 多模塊交叉存儲器多模塊交叉存儲器舉例舉例p用用16M16M字字8 8位的存儲芯片構成一個位的存儲芯片構成一個64M64M字字1616位的主存儲位的主存儲器。要求既能夠擴大存儲器的容量，又能夠器。要求既能夠擴大存儲器的容量，又能夠縮短存儲器的縮短存儲器的訪問周期訪問周期（提高訪問速度）。（提高訪問速度）。(1)(1)計算需要多少個存儲器芯片？計

53、算需要多少個存儲器芯片？解：解： 8 8個個 (2) (2)存儲器芯片和主存儲器的地址長度各需要多少位？存儲器芯片和主存儲器的地址長度各需要多少位？解：解：存儲器芯片的地址長度為存儲器芯片的地址長度為2424位。主存儲器的地址長度為位。主存儲器的地址長度為2626位位 (4) (4) 地址地址1234567H1234567H，其體內地址和體號是多少，其體內地址和體號是多少？解解：12345671234567右移兩位是右移兩位是48D15948D159，所以其體內地址為：，所以其體內地址為：48D15948D159 最低兩位是最低兩位是11B11B，所以其體號為，所以其體號為3 3 。10.4

54、10.4 高速存儲器高速存儲器n 多模塊交叉存儲器多模塊交叉存儲器舉例舉例 (3)畫出用存儲器芯片構成主存儲器的邏輯示意圖。A2A25A1A0第第1010章章 存儲系統存儲系統10.1 10.1 存儲器概述存儲器概述10.2 10.2 隨機讀寫存儲器隨機讀寫存儲器RAMRAM10.3 10.3 只讀存儲器和閃速存儲器只讀存儲器和閃速存儲器10.4 10.4 高速存儲器高速存儲器10.5 Cache 10.5 Cache 存儲器存儲器10.6 10.6 虛擬存儲器虛擬存儲器10.5 Cache 10.5 Cache 存儲器存儲器n Cache Cache 基本原理基本原理p Cache Cach

55、e的工作機制基于的工作機制基于程序訪問的局部性原則程序訪問的局部性原則。 一個運行程序的代碼大都順序存放在地址連續的存儲一個運行程序的代碼大都順序存放在地址連續的存儲器中，與程序相關的數據在存儲器中也相對集中。所以程器中，與程序相關的數據在存儲器中也相對集中。所以程序運行時，尤其有循環程序段和子程序段時，在較短時間序運行時，尤其有循環程序段和子程序段時，在較短時間區間內，常會對局部范圍的存儲器頻繁訪問，而此范圍之區間內，常會對局部范圍的存儲器頻繁訪問，而此范圍之外的地址訪問甚少。這種現象稱為外的地址訪問甚少。這種現象稱為程序訪問的局部性程序訪問的局部性。 把局部范圍的主存內容從主存放到一個高速

56、小容量存把局部范圍的主存內容從主存放到一個高速小容量存儲器中，使儲器中，使CPUCPU在這一段時間內直接訪問它，以減少或不去在這一段時間內直接訪問它，以減少或不去訪問慢速的訪問慢速的DRAM DRAM ，程序運行速度將明顯提高。，程序運行速度將明顯提高。10.5 Cache 10.5 Cache 存儲器存儲器n Cache Cache 構成構成主主存存主主存存地地址址寄寄存存器器MARMAR主存主存-Cache-Cache地址變換地址變換機構機構CacheCache地址地址寄存器寄存器CARCARCacheCache存儲體存儲體替換控制部件替換控制部件CPUCPU不不命命中中命命中中單字寬單字

57、寬多多字字寬寬地址總線地址總線數據總線數據總線塊塊10.5 Cache 10.5 Cache 存儲器存儲器n Cache Cache 基本概念基本概念1 1、 “塊塊”的概念（的概念（blockblock，block frame block frame ）pCacheCache與主存之間數據交換的單位。與主存之間數據交換的單位。pCacheCache存儲器中，把存儲器中，把CacheCache和主存各分成若干塊。和主存各分成若干塊。p主存與主存與CacheCache中塊的數目不同但塊的大小相等。中塊的數目不同但塊的大小相等。p塊的大小通常以在主存的一個讀塊的大小通常以在主存的一個讀/ /寫周期

58、中能訪問的數據長寫周期中能訪問的數據長度為限，常為幾十字節。（例：度為限，常為幾十字節。（例：32B32B，64B64B，128B128B）10.5 Cache 10.5 Cache 存儲器存儲器n Cache Cache 基本概念基本概念2 2、 CacheCache的的命中率命中率pCPUCPU訪存時，信息恰巧在訪存時，信息恰巧在CacheCache中的概率。中的概率。h=Nc/h=Nc/（Nc+NmNc+Nm）p其中：其中： NcNc表示程序執行期間表示程序執行期間CacheCache完成存取的總次數，完成存取的總次數， NmNm表示程序執行期間主存完成存取的總次數，表示程序執行期間主存

59、完成存取的總次數，h h即為命中率（即為命中率（hit ratehit rate）。）。1- h1- h叫做缺失率、失效率、不命中率。（叫做缺失率、失效率、不命中率。（miss ratemiss rate）10.5 Cache 10.5 Cache 存儲器存儲器n Cache Cache 基本概念基本概念3 3、Cache/Cache/主存系統的主存系統的平均訪問時間平均訪問時間（周期）（周期）tatata=hta=htc+(1-h)tmtc+(1-h)tmp其中其中tc tc表示命中時即表示命中時即CacheCache的訪問周期；的訪問周期；tmtm表示未命中時即主存的訪問周期；表示未命中時

60、即主存的訪問周期；1-h1-h表示未命中率。表示未命中率。10.5 Cache 10.5 Cache 存儲器存儲器n Cache Cache 基本概念基本概念4 4、CacheCache的的訪問效率訪問效率e ee etc/tatc/tatc/htc/htc tc(1-h)tm(1-h)tm 1/h+(1-h)(tm/tc)1/h+(1-h)(tm/tc)設設r=tm/tcr=tm/tc表示主存慢于表示主存慢于cachecache的倍率，的倍率，則有訪問效率：則有訪問效率：e e1/h+(1-h)r1/h+(1-h)r = 1/r+(1-r)h = 1/r+(1-r)h 10.5 Cache 10.5 Cache 存儲器存