1、鄭州大學(xué)現(xiàn)代遠(yuǎn)程教育數(shù)字電路課程考核要求說(shuō)明：本課程考核形式為提交作業(yè)，完成后請(qǐng)保存為WORD格式的文檔，登陸學(xué)習(xí)平臺(tái)提交，并檢查和確認(rèn)提交成功。一 作業(yè)要求1）本作業(yè)共10題，前6題必做，后4題任選2題。2）1. 2. 3.4. 理解邏輯代數(shù)的公式、定理、邏輯函數(shù)的的公式、圖形化簡(jiǎn)法。公式、定理、規(guī)則的正確應(yīng)用，邏輯函數(shù)化簡(jiǎn)的準(zhǔn)確性。5. 6. 理解組合邏輯電路的分析與設(shè)計(jì)，常用中規(guī)模集成電路的功能與應(yīng)用。7.8.9.10. 理解時(shí)序電路的分析和設(shè)計(jì)方法。常用中規(guī)模集成計(jì)數(shù)器的功能、應(yīng)用。(完成作業(yè)可用工具：公式法和 手工繪圖保存為圖片，插入WORD文檔)3）請(qǐng)獨(dú)立自主按照要求完成作業(yè)內(nèi)容。

2、二 作業(yè)內(nèi)容用卡諾圖化簡(jiǎn)下列函數(shù)1. F（A,B,C,D）=å（2,3,6,7,8,10,12,14）解：F(A,B,C,D)=AC+AD 2. 解：F(A,B,C)=AB+BC+AC 解：F=AB+BD+BD F=AD+BD+BD 解：F(A,B,C,D)=CD+ABD+ABCD5. 試用一片輸出低電平有效的3線8線譯碼器74LS138設(shè)計(jì)一個(gè)判定電路。只有在主裁判同意的前提下，三名副裁判中多數(shù)同意，比賽成績(jī)才被承認(rèn)，否則比賽成績(jī)不予承認(rèn)。解：(1) 邏輯抽象 主裁判用A表示,副裁判用B、C、D表示，同意用1表示，不同意用0表示;比賽成績(jī)用Y表示，賽成績(jī)被承認(rèn)用1表示，比賽成績(jī)不予

3、承認(rèn)用0表示, (2) 列真值表列出真值表如表所示。(3) 由真值表寫(xiě)出邏輯表達(dá)式(4) 畫(huà)出邏輯圖6. 試用輸出低電平有效的3線8線譯碼器和邏輯門(mén)設(shè)計(jì)一組合電路。該電路輸入X，輸出F均為三位二進(jìn)制數(shù)。二者之間的關(guān)系如下： （1） 2X 5時(shí) ， F=X+2 （2） X2時(shí) ， F=1 （3） X5時(shí) ， F=0 解：根據(jù)題意列出真值表，如下表。由真值表寫(xiě)出邏輯表達(dá)式： F2=m2+m3+m4+m5 F1=m4+m5 F0=m0+m1+m3+m5 根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖如下圖。7. 74LS161四位同步二進(jìn)制加法計(jì)數(shù)器的真值表如下：試設(shè)計(jì)一個(gè)六進(jìn)制計(jì)數(shù)器。真值表：解：8. 用74LS90（二五十進(jìn)制計(jì)數(shù)器）組成六進(jìn)制計(jì)數(shù)器。解：9. 試用D觸發(fā)器和邏輯門(mén)設(shè)計(jì)一個(gè)五進(jìn)制加法計(jì)算器。10. 試用JK觸發(fā)器和邏輯門(mén)設(shè)計(jì)一個(gè)五進(jìn)制加法計(jì)算器。解：五進(jìn)制加法計(jì)數(shù)器，需要3個(gè)JK觸發(fā)器。 計(jì)數(shù)器從Q2Q1Q0=000開(kāi)始，加法計(jì)數(shù)。 采用異步清零