數字電路作業_第1頁
數字電路作業_第2頁
數字電路作業_第3頁
數字電路作業_第4頁
數字電路作業_第5頁
已閱讀5頁,還剩2頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、鄭州大學現代遠程教育數字電路課程考核要求說明:本課程考核形式為提交作業,完成后請保存為WORD格式的文檔,登陸學習平臺提交,并檢查和確認提交成功。一 作業要求1)本作業共10題,前6題必做,后4題任選2題。2)1. 2. 3.4. 理解邏輯代數的公式、定理、邏輯函數的的公式、圖形化簡法。公式、定理、規則的正確應用,邏輯函數化簡的準確性。5. 6. 理解組合邏輯電路的分析與設計,常用中規模集成電路的功能與應用。7.8.9.10. 理解時序電路的分析和設計方法。常用中規模集成計數器的功能、應用。(完成作業可用工具:公式法和 手工繪圖保存為圖片,插入WORD文檔)3)請獨立自主按照要求完成作業內容。

2、二 作業內容用卡諾圖化簡下列函數1. F(A,B,C,D)=å(2,3,6,7,8,10,12,14)解:F(A,B,C,D)=AC+AD 2. 解:F(A,B,C)=AB+BC+AC 解:F=AB+BD+BD F=AD+BD+BD 解:F(A,B,C,D)=CD+ABD+ABCD5. 試用一片輸出低電平有效的3線8線譯碼器74LS138設計一個判定電路。只有在主裁判同意的前提下,三名副裁判中多數同意,比賽成績才被承認,否則比賽成績不予承認。解:(1) 邏輯抽象 主裁判用A表示,副裁判用B、C、D表示,同意用1表示,不同意用0表示;比賽成績用Y表示,賽成績被承認用1表示,比賽成績不予

3、承認用0表示, (2) 列真值表列出真值表如表所示。(3) 由真值表寫出邏輯表達式(4) 畫出邏輯圖6. 試用輸出低電平有效的3線8線譯碼器和邏輯門設計一組合電路。該電路輸入X,輸出F均為三位二進制數。二者之間的關系如下: (1) 2X 5時 , F=X+2 (2) X2時 , F=1 (3) X5時 , F=0 解:根據題意列出真值表,如下表。由真值表寫出邏輯表達式: F2=m2+m3+m4+m5 F1=m4+m5 F0=m0+m1+m3+m5 根據邏輯表達式畫出邏輯圖如下圖。7. 74LS161四位同步二進制加法計數器的真值表如下:試設計一個六進制計數器。真值表:解:8. 用74LS90(二五十進制計數器)組成六進制計數器。解:9. 試用D觸發器和邏輯門設計一個五進制加法計算器。10. 試用JK觸發器和邏輯門設計一個五進制加法計算器。解:五進制加法計數器,需要3個JK觸發器。 計數器從Q2Q1Q0=000開始,加法計數。 采用異步清零

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論