1、第一章 DVCC系列計算機(jī)組成原理系統(tǒng)概述一、DVCC系列計算機(jī)組成原理系統(tǒng)簡介DVCC系列計算機(jī)組成原理系統(tǒng)是江蘇啟動計算機(jī)公司研制的。DVCC實驗機(jī)能很好地完成計算機(jī)硬件系統(tǒng)各功能部件的教學(xué)實驗，它包括運(yùn)算器部件、控制器部件、主存儲器部件、總線和幾種最重要的外設(shè)接口實驗，包括中斷、定時計數(shù)器、輸入/輸出接口等，在相應(yīng)軟件的配合下，將各功能部件有機(jī)的結(jié)合起來，完成計算機(jī)整機(jī)的實驗。通過它能體現(xiàn)出重要教學(xué)內(nèi)容、能完成主要教學(xué)實驗項目。在基本系統(tǒng)上支持多項擴(kuò)展功能，它包括一個在系統(tǒng)大規(guī)模可編程器件，一個并行接口電路。DVCC系列實驗系統(tǒng)可支持高級與初級兩個層次上兩種方式的實驗，高層次的實驗方式是

2、指DVCC系列機(jī)與PC微機(jī)連起來運(yùn)行，可以動態(tài)顯示整個實驗過程中數(shù)據(jù)流的流向和當(dāng)前的各種參數(shù)；初級實驗方式是指不接任何計算機(jī)外圍設(shè)備，只用DVCC系列機(jī)上的開關(guān)、按鍵及指示燈、數(shù)碼管顯示器等操作，控制實驗機(jī)的運(yùn)行，同時顯示運(yùn)行的結(jié)果。二、DVCC系列計算機(jī)組成原理系統(tǒng)硬件技術(shù)指標(biāo)1、實驗系統(tǒng)的字長為8位、16位兼容設(shè)計。可進(jìn)行16位運(yùn)算器實驗。 2、實驗系統(tǒng)的基本指令系統(tǒng)類PC 機(jī)，有多種指令格式，多種尋址方式。 3、主存儲器采用8K字節(jié)靜態(tài)存儲器6264，用于存放用戶程序和數(shù)據(jù)。 4、由4片4位的算術(shù)邏輯單元功能發(fā)生器級聯(lián)而成16位運(yùn)算器。另配有一個雙向通用移位/寄存器，以實現(xiàn)邏輯移位功能。

3、 5、控制器采用微程序方案實現(xiàn)，控存字長為24位，可用最大容量為1024字節(jié)，且用電可擦寫的E2ROM存儲器芯片組成，支持動態(tài)微程序設(shè)計。 6、實驗系統(tǒng)上配有一個RS232串行接口，能直接與微機(jī)相連，在軟件的配合下，完成全部的部件實驗和整機(jī)組成實驗。 7、作為實驗系統(tǒng)的擴(kuò)展部分：（1）主板上擴(kuò)展有一個6000門CPLD器件，以實現(xiàn)可重構(gòu)原理計算機(jī)組成設(shè)計實驗以及系統(tǒng)結(jié)構(gòu)的實驗，培養(yǎng)學(xué)生綜合設(shè)計能力；（2）擴(kuò)展有并行I/O口8255、定時/計數(shù)器8253，便于學(xué)生掌握計算機(jī)I/O口擴(kuò)展方法；（3）配有萬能接線板組成的通用實驗板。 8、實驗系統(tǒng)工作頻率源由555時基電路和74LS123可再觸發(fā)單穩(wěn)

4、態(tài)多諧振蕩器組成產(chǎn)生，頻率范圍為330HZ580HZ。 9、實驗系統(tǒng)上裝有24個微程序輸入開關(guān)，16個數(shù)據(jù)開關(guān)，18個控制開關(guān)，2個微動開關(guān)和2位七段數(shù)碼管以及多個發(fā)光二極管等。在不接入計算機(jī)的情況下能在手動方式下完成全部部件實驗和整機(jī)組成實驗。而且數(shù)據(jù)的輸入/輸出顯示為高電平亮，低電平滅，符合人們的習(xí)慣。 10、實驗系統(tǒng)須采用總線結(jié)構(gòu)，使實驗計算機(jī)具有結(jié)構(gòu)簡單清晰、擴(kuò)展方便、靈活易變等諸多優(yōu)點(diǎn)，實驗時只要少些接線即可。 三、DVCC系列計算機(jī)組成原理系統(tǒng)軟件性能1、獨(dú)創(chuàng)的查錯功能，通過上位機(jī)軟件實時顯示硬件運(yùn)行情況，錯誤定位一目了然。 2、代碼程序、微程序直接屏幕編輯。 3、微程序動作屏幕上

5、直接解釋，讓學(xué)生充分理解計算機(jī)系統(tǒng)硬件與軟件的結(jié)合點(diǎn)。 4、實驗原理、目的、內(nèi)容和動態(tài)調(diào)試軟件集成于一體，計算機(jī)內(nèi)部程序運(yùn)行流程彩色動態(tài)顯示，直觀生動，便于多媒體教學(xué)。 5、提供雙通道虛擬示波器，用于實驗過程中信號的觀察，以便在設(shè)計性、創(chuàng)新性實驗過程中及時分析排除故障，這樣，可以減少實驗室硬件設(shè)備的投入，提高實驗設(shè)備的綜合利用率。四、DVCC系列計算機(jī)組成原理實驗機(jī)平面圖DVCC系列實驗機(jī)平面圖如圖1所示。從圖1中可看到，DVCC系列實驗機(jī)為學(xué)生提供了運(yùn)算器ALU、寄存器堆模塊、指令部件模塊、內(nèi)存模塊、微程序模塊、啟停和時序電路模塊、控制臺控制模塊以及擴(kuò)展模塊。各功能模塊的輸出均通過三態(tài)器件，

6、部分模塊間的總線已連好，另一部分模塊的總線學(xué)生可按需要連接。各模塊所用的控制線全部用跳線器跳接，簡單方便。- 1 -I/O擴(kuò)展區(qū)擴(kuò)展數(shù)據(jù)輸出顯示總線數(shù)據(jù)顯示數(shù)據(jù)輸入并顯示微地址控制微地址顯示微地址輸入微程序模塊啟動運(yùn)行手動脈沖編程寫讀運(yùn)行單步運(yùn)行方式停止運(yùn)行控制SWCSWA總清外部總線內(nèi)部總線程序RAMRS232串行通信口低8位運(yùn)算器地址總線顯示24個微程序輸入開關(guān)高8位運(yùn)算器部分信號控制開關(guān)手動、自動切換跳線器圖1-1 DVCC-C8JH實驗機(jī)平面圖- 13 -第二章 調(diào)試軟件簡介DVCC實驗機(jī)系統(tǒng)在控制軟件的協(xié)調(diào)控制下，提供靈活的實驗操作方式。在實驗計算機(jī)獨(dú)立使用時，通過撥動開關(guān)及發(fā)光二極

7、管以及二進(jìn)制數(shù)碼形式進(jìn)行輸入、編程、顯示、調(diào)試，而且數(shù)據(jù)的輸入/輸出顯示為高電平亮，低電平滅，符合人們的習(xí)慣。在實驗計算機(jī)通過RS232通信接口與上位機(jī)聯(lián)機(jī)時，可以在上位機(jī)上進(jìn)行編程、相互傳送裝載實驗程序、動態(tài)調(diào)試和運(yùn)行實驗程序等全部操作，實驗者可根據(jù)實驗題目的需要在兩種實驗操作方式之間隨意切換。DVCC實驗計算機(jī)系統(tǒng)提供WINDOWS環(huán)境下集成調(diào)試軟件，有多個顯示窗口，如寄存器窗口、微代碼窗口、程序代碼窗口、動態(tài)代碼調(diào)試窗口、實時數(shù)據(jù)流動顯示窗口等，可在屏幕上顯示本實驗計算機(jī)的組成邏輯示意圖，如圖2所示。在此環(huán)境下，微代碼、程序代碼可以直接在屏幕上修改或編程；微代碼字段可以直接動作解釋；調(diào)試

8、運(yùn)行過程實時動態(tài)跟蹤顯示，如數(shù)據(jù)流的流向及數(shù)據(jù)總線、地址總線、控制總線的各種信息，使調(diào)試過程極為生動形象；并具有邏輯示波器測量等強(qiáng)大功能。為同學(xué)們提供了良好的實驗操作環(huán)境，增強(qiáng)同學(xué)們的學(xué)習(xí)、實驗的興趣，從而提高教學(xué)效果。在DVCC實驗計算機(jī)上還配有雙通道虛擬示波器測量軟件，用于實驗過程中信號的觀察，以便在設(shè)計性、創(chuàng)新性實驗過程中及時分析排除故障，這樣，可以減少實驗室硬件設(shè)備的投入，提高實驗設(shè)備的綜合利用率。DVCC實驗計算機(jī)系統(tǒng)的集成調(diào)試軟件的硬件要求： 一臺 IBM 兼容個人計算機(jī)，至少 Pentium 或 PentiumII或更高。 光驅(qū)和鼠標(biāo)； Microsoft Windows95/9

9、7/98/NT/2000 操作系統(tǒng)； 至少32兆內(nèi)存，建議使用>64兆； 至少4兆可用硬盤空間； 至少256色顯示卡。圖2-1 DVCC計算機(jī)系統(tǒng)的WINDOWS環(huán)境下集成調(diào)試軟件界面 存儲器實驗一、實驗?zāi)康恼莆侦o態(tài)隨機(jī)存取存儲器RAM工作特性及數(shù)據(jù)的讀寫方法。二、實驗內(nèi)容1、實驗原理主存儲器單元電路主要用于存放實驗機(jī)的機(jī)器指令，如圖5.1所示，它的數(shù)據(jù)總線連到外部數(shù)據(jù)總線EXD0EXD7上；它的地址總線由地址寄存器單元電路中的地址寄存器74LS273（U37）給出，地址值由8個LED燈LAD0LAD7顯示，高電平點(diǎn)亮，低電平熄滅；在手動方式下，輸入數(shù)據(jù)由8位數(shù)據(jù)開關(guān)KD0KD7提供，并

10、經(jīng)一三態(tài)門74LS245（U51）連至外部數(shù)據(jù)總線EXD0EXD7，實驗時將外部數(shù)據(jù)總線EXD0EXD7用8芯排線連到內(nèi)部數(shù)據(jù)總線BUSD0BUSD7，分時給出地址和數(shù)據(jù)。它的讀信號直接接地；它的寫信號和片選信號由寫入方式確定。該存儲器中機(jī)器指令的讀寫分手動和自動兩種方式。手動方式下，寫信號由W/R提供，片選信號由CE提供；自動方式下，寫信號由控制CPU的P1.2提供，片選信號由控制CPU的P1.1提供。由于地址寄存器為8位，故接入6264的地址為A0A7，而高4位A8A12接地，所以其實際使用容量為256字節(jié)。6264有四個控制線：CS1為第一片選線、CS2為第二片選線、OE讀出使能線及WE

11、寫使能線。其功能如表5.1所示。CS1片選線由CE控制（對應(yīng)開關(guān)CE）、OE讀出使能線直接接地、WE寫使能線由W/R控制（對應(yīng)開關(guān)WE）、CS2直接接+5V。圖5.1中信號線LDAR由開關(guān)LDAR提供，手動方式實驗時，跳線器LDAR撥至左側(cè)，脈沖信號T3由實驗機(jī)上時序電路模塊TS3提供，實驗時只需將J22跳線器連上即可，T3的脈沖寬度可調(diào)。2、實驗接線 總清開關(guān)撥到“1”位置。MBUS連BUS2；EXJ1連BUS3；跳線器J22的T3連TS3；跳線器J16的SP連H23；跳線器SWB、CE、WE、LDAR撥至左側(cè)（手動位置）。圖5.1 主存儲器單元電路表5.1 6264功能表工作方式I/O輸入

12、DIDO/OE/WE/CS1非選擇XHIGH-ZXXH讀出HIGH-ZDOLHL寫入DIHIGH-ZHLL寫入DIHIGH-ZLLL選擇XHIGH-ZHHL3、實驗步驟 連接實驗線路，仔細(xì)查線無誤后接通電源。 形成時鐘脈沖信號T3。方法如下：在時序電路模塊中有兩個二進(jìn)制開關(guān)“運(yùn)行控制”和“運(yùn)行方式”。將“運(yùn)行控制”開關(guān)置為“運(yùn)行”狀態(tài)、“運(yùn)行方式”開關(guān)置為“連續(xù)”狀態(tài)時，按動“運(yùn)行啟動”開關(guān)，則T3有連續(xù)的方波信號輸出，此時調(diào)節(jié)電位器W1，用示波器觀察，使T3輸出實驗要求的脈沖信號；本實驗中“運(yùn)行方式”開關(guān)置為“單步”狀態(tài)，每按動一次“啟動運(yùn)行”開關(guān)，則T3輸出一個正單脈沖，其脈沖寬度與連續(xù)方

13、式相同。 向存儲器的00地址單元中寫入數(shù)據(jù)11，具體操作步驟如下：SWB=0CE=1LDAR=1T3= 數(shù)據(jù)開關(guān)置數(shù)開輸入三態(tài)門數(shù)據(jù)置入地址寄存器CE=1SWB=0SWB=1KD7D0=00000000LDAR=0SWB=00SWB=0CE=0WE=1LDAR=0T3= 數(shù)據(jù)開關(guān)置數(shù)開輸入三態(tài)門數(shù)據(jù)置入存儲器RAMSWB=1KD7D0=00010001如果要對其它地址單元寫入內(nèi)容，方法同上，只是輸入的地址和內(nèi)容不同。 讀出剛才寫入00地址單元的內(nèi)容，觀察內(nèi)容是否與寫入的一致。具體操作步驟如下：SWB=0CE=1LDAR=1T3= 數(shù)據(jù)開關(guān)置數(shù)開輸入三態(tài)門數(shù)據(jù)置入地址寄存器CE=1SWB=0SW

14、B=1KD7D0=00000000SWB=1CE=0LDAR=0WE=0 數(shù)據(jù)從存儲器讀出三、實驗數(shù)據(jù)記錄1、記錄向存儲器寫入數(shù)據(jù)的操作過程。按照前面介紹的實驗步驟向存儲器地址為00H， 01H，02H，03H，04H，05H的單元分別寫入數(shù)據(jù)：55H，33H，44H，66H，08H，F(xiàn)0H。2、寫出讀出存儲器單元內(nèi)容的操作過程并記錄以下地址單元讀出的內(nèi)容。地址內(nèi)容地址內(nèi)容0000000000000100000000010000010100000010000010000000001100000100四、根據(jù)電路圖分析向存儲器置數(shù)和從存儲器讀數(shù)的工作原理。相關(guān)補(bǔ)充：1、74ls273引腳圖與管腳

15、功能表中文資料74LS273是8位數(shù)據(jù)/地址鎖存器，他是一種帶清除功能的8D觸發(fā)器，下面我介紹一下他的管腳圖功能表等資料。(1).1腳是復(fù)位CLR,低電平有效,當(dāng)1腳是低電平時,輸出腳2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部輸出0,即全部復(fù)位;(2).當(dāng)1腳為高電平時,11(CLK)腳是鎖存控制端,并且是上升沿觸發(fā)鎖存,當(dāng)11腳有一個上升沿,立即鎖存輸入腳3、4、7、8、13、14、17、18的電平狀態(tài),并且立即呈現(xiàn)在在輸出腳2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上

16、.74ls273管腳功能：1D8D為數(shù)據(jù)輸入端，1Q8Q為數(shù)據(jù)輸出端，正脈沖觸發(fā)，低電平清除，常用作8位地址鎖存器。2、74ls24574LS245是我們常用的芯片，用來驅(qū)動led或者其他的設(shè)備，它是8路同相三態(tài)雙向總線收發(fā)器，可雙向傳輸數(shù)據(jù)。74LS245還具有雙向三態(tài)功能，既可以輸出，也可以輸入數(shù)據(jù)。當(dāng)片選端/CE高電平時，高阻。當(dāng)片選端/CE低電平有效時，DIR=“0”，信號由 B 向 A 傳輸；（接收）DIR=“1”，信號由 A 向 B 傳輸；（發(fā)送）。3、6264芯片引腳圖和內(nèi)部結(jié)構(gòu)圖l Intel 6264的特性及引腳信號Intel 6264的容量為8KB，是28引腳雙列直插式芯片，采用CMOS工藝制造A12A0（address inputs）：地址線，可尋址8KB的存儲空間。D7D0（data bus）：數(shù)據(jù)線，雙向，三態(tài)。OE（output enable）：讀出允許信號，輸入，低電平有效。WE（write enable）：寫允許信號，輸入，低電平有效。CE1（chip enable）：片選信號1，輸入，在讀/寫方式時為低電平。CE2（chip enable