1、專用集成電路設計基礎專用集成電路設計基礎 專用集成電路設計基礎課程介紹專用集成電路設計基礎課程介紹課時：課時：32學時學時基本內容學時分配：基本內容學時分配：一：概論一：概論(1個課時個課時)二：集成電路工藝基礎及版圖設計二：集成電路工藝基礎及版圖設計(2個課時個課時)三：三：CMOS集成電路器件基礎集成電路器件基礎(2個課時個課時)四：數字集成電路設計基礎四：數字集成電路設計基礎(4個課時個課時)五：模擬集成電路設計基礎五：模擬集成電路設計基礎(2個課時個課時)專用集成電路設計基礎課程介紹專用集成電路設計基礎課程介紹六：硬件描述語言六：硬件描述語言VHDL/Verilog HDL簡介簡介(2

2、個課時個課時)七：常用七：常用EDA工具簡介工具簡介(2個課時個課時)八八: 復習復習要求：初步了解要求：初步了解ASIC設計的全部過程及相關設計技術設計的全部過程及相關設計技術考核方法：筆試考核方法：筆試第一章第一章 概論概論什么是集成電路？什么是集成電路？ ASIC Application Specific Integrated Circuit，意為專用集成電路，是面向意為專用集成電路，是面向特定特定用戶用戶或特定用途而或特定用途而專專門設計的集成電路。門設計的集成電路。 采用采用ASIC設計突出的優點設計突出的優點u1.某些復雜電路系統只能采用某些復雜電路系統只能采用ASIC進行設計進行

3、設計u2.采用采用ASIC設計復雜電路系統具有極高的性價比設計復雜電路系統具有極高的性價比u3.能夠減少開發時間能夠減少開發時間,加快新產品的面世速度加快新產品的面世速度(Time-to-Market)u4.提高系統的集成度提高系統的集成度,縮小印制板面積縮小印制板面積,降低系統的功耗降低系統的功耗u5.提高了產品的可靠性提高了產品的可靠性,使產品易于生產和調試使產品易于生產和調試,降低了降低了維護成本維護成本 國外國外IC發展現狀和趨勢發展現狀和趨勢u 1.當前國際集成電路的加工水平為當前國際集成電路的加工水平為0.09微米（微米（90納米）納米），我國我國目前的水平為目前的水平為0.18微

4、米，與國外相差微米，與國外相差23代代。u 2.目前國內外硅圓片加工直徑多為目前國內外硅圓片加工直徑多為8英寸和英寸和12英寸，英寸，16和和18（450nm）英寸正在開發當中，預計）英寸正在開發當中，預計18英寸硅片在英寸硅片在2016年可望年可望投入生產投入生產。u 3.集成電路擴展新的應用領域：微機電系統（集成電路擴展新的應用領域：微機電系統（MEMS）、微光機微光機電系統、生物芯片、超導等電系統、生物芯片、超導等。u 4.基礎研究的主要內容是開發新原理器件，包括：共振隧穿器件基礎研究的主要內容是開發新原理器件，包括：共振隧穿器件（RTD）、單電子晶體管（）、單電子晶體管（SET）等。等

5、。IC發展重點和關鍵技術發展重點和關鍵技術u 1.亞亞100納米可重構納米可重構SoC創新開發平臺與設計工具研究創新開發平臺與設計工具研究u 2.SoC設計平臺與設計平臺與SIP（硅知識產權）重用技術（硅知識產權）重用技術u 3.新興及熱門集成電路產品開發，包括新興及熱門集成電路產品開發，包括64位通用位通用CPU以及相關以及相關產品群、網絡通信產品開發等產品群、網絡通信產品開發等u 4.10納米納米1012赫茲赫茲CMOS研究研究u 5.12英寸英寸90/65納米微型生產線納米微型生產線u 6.高密度集成電路封裝的工業化技術高密度集成電路封裝的工業化技術u 7.SoC關鍵測試技術研究關鍵測試

6、技術研究u 8.直徑直徑450nm硅單晶及拋光片制備技術硅單晶及拋光片制備技術1.1集成電路的發展歷程集成電路的發展歷程u集成電路的出現集成電路的出現：u1947-1948年：公布了世界上第一支（點接觸）晶年：公布了世界上第一支（點接觸）晶體三極管體三極管標志電子管時代向晶體管時代過渡。因此標志電子管時代向晶體管時代過渡。因此1956年美國貝爾實驗室三人獲諾貝爾獎年美國貝爾實驗室三人獲諾貝爾獎。u1947年圣誕節前兩天的一個中午，貝爾實驗室的年圣誕節前兩天的一個中午，貝爾實驗室的沃爾沃爾特特布拉登布拉登和和約翰約翰巴丁巴丁用幾條金箔片、一片半導體材用幾條金箔片、一片半導體材料和一個彎紙架制成一

7、個小模型，可以傳導、放大和料和一個彎紙架制成一個小模型，可以傳導、放大和開關電流。他們把這個發明稱為開關電流。他們把這個發明稱為“點接晶體管放大器點接晶體管放大器”。William Shockley “晶晶體管之父體管之父”1929年年1989年年1936年獲年獲MIT固固體物理學博士學位被譽為體物理學博士學位被譽為“硅谷第一公民硅谷第一公民”，是其非凡，是其非凡的商業眼光成就了硅谷，的商業眼光成就了硅谷，也是其拙劣的企業才能造也是其拙劣的企業才能造就了硅谷。在帕羅阿爾托就了硅谷。在帕羅阿爾托市成立了晶體管實驗室，市成立了晶體管實驗室，該實驗室成為大批后來在該實驗室成為大批后來在硅谷開設公司的

8、工程師的硅谷開設公司的工程師的培訓班培訓班。1948年年1月月23日日，威廉威廉肖克利肖克利提出了結型提出了結型晶體管的想晶體管的想法法。u集成電路的出現集成電路的出現u 1950年：成功制出結型晶體管年：成功制出結型晶體管u 1952年：英國皇家雷達研究所第一次提出年：英國皇家雷達研究所第一次提出“集成電路集成電路”的設想的設想u 1958年：美國德克薩斯儀器公司制造出世界上第一塊集成電路年：美國德克薩斯儀器公司制造出世界上第一塊集成電路（雙極型（雙極型-1959年公布）年公布）u 實際上集成電路的發明人有兩個：一個是仙童公司實際上集成電路的發明人有兩個：一個是仙童公司(Fairchild)

9、的羅伯特的羅伯特諾伊斯諾伊斯，一個是一個是TI公司的杰克公司的杰克基爾比基爾比。集成電路專利集成電路專利權之爭使這兩個公司的爭吵貫穿了整個權之爭使這兩個公司的爭吵貫穿了整個20世紀世紀60年代，直到法年代，直到法院裁定兩個人為共同發明人為止。院裁定兩個人為共同發明人為止。u 1960年：制造成功年：制造成功MOS集成電路集成電路u集成電路發展的特點：集成電路發展的特點：u 特征尺寸越來越小（特征尺寸越來越小（0.10um）u 硅圓片尺寸越來越大（硅圓片尺寸越來越大（8inch12inch）u 芯片集成度越來越大（芯片集成度越來越大（2000K）u 時鐘速度越來越快（時鐘速度越來越快（ 500M

10、Hz）u 電源電壓電源電壓/單位功耗越來越低（單位功耗越來越低（1.0V）u 布線層數布線層數/I/0引腳越來越多（引腳越來越多（9層層/1200）u Gordon MooreGordon Moore生于生于19291929年年19541954年美國加州理工學院獲物年美國加州理工學院獲物理化學博士學位。和羅伯特理化學博士學位。和羅伯特 諾伊斯（諾伊斯（RobertNoyceRobertNoyce）、安）、安迪迪 格魯夫（格魯夫（Andy GroveAndy Grove）共）共同創辦了同創辦了IntelIntel公司公司, ,并成為公并成為公司的司的“心臟心臟”，領導公司成為，領導公司成為CPU

11、CPU市場的霸主。最大的成就市場的霸主。最大的成就就是發現了就是發現了ITIT業的業的第一定律第一定律摩爾定律摩爾定律。Intel=IntelligenceIntel=Intelligenceu集成電路單片集成度和最小特征尺寸的發展曲線集成電路單片集成度和最小特征尺寸的發展曲線uIntel 公司公司CPU芯片集成度的發展芯片集成度的發展Intel 公司第一代公司第一代CPU4004Intel 公司公司CPU386TMIntel 公司最新一代公司最新一代CPUPentium 41.2專用集成電路（專用集成電路（ASIC）的設計要求）的設計要求u對對ASIC的主要設計要求為：的主要設計要求為：u

12、設計周期短（設計周期短（Time-to-Market）u 設計正確率高（設計正確率高（One-Time-Success）u 速度快速度快u 低功耗、低功耗、 低電壓低電壓u 可測性好，成品率高可測性好，成品率高u 硅片面積小、硅片面積小、 特征尺寸小，價格低特征尺寸小，價格低u關于集成電路的關于集成電路的“速度速度” 一般用芯片的最大延遲表示芯片的工作速度。一般用芯片的最大延遲表示芯片的工作速度。速度計算公式：速度計算公式： Tpd=Tpdo+UL(Cw+Cg)/Ip式中：式中： Tpdo 晶體管本征延遲時間晶體管本征延遲時間 Ul 最大邏輯擺幅，即最大電源電壓；最大邏輯擺幅，即最大電源電壓；

13、 Cg 扇出柵極電容（負載電容）；扇出柵極電容（負載電容）； Cw內連線電容；內連線電容； Ip 晶體管峰值電流；晶體管峰值電流； 由上式可見，晶體管本征延遲越小，內連線電容和負載由上式可見，晶體管本征延遲越小，內連線電容和負載電容越小，電源電壓越低、峰值電流越大，則芯片的延電容越小，電源電壓越低、峰值電流越大，則芯片的延遲時間就越小，工作速度將有很大提高。遲時間就越小，工作速度將有很大提高。u關于集成電路的關于集成電路的“功耗功耗”u 芯片的功耗與電壓、電流大小有關，與器件類型、電路型式也關芯片的功耗與電壓、電流大小有關，與器件類型、電路型式也關系密切。就系密切。就MOS集成電路而言，集成電

14、路而言， 有有NMOS電路、電路、MOS電路和電路和CMOS電路之分電路之分。u 有比電路有比電路u 無比電路無比電路u關于集成電路的關于集成電路的“功耗功耗”u功耗功耗： 靜態功耗：靜態功耗：是指電路處于某一固定狀態時的功耗。是指電路處于某一固定狀態時的功耗。 有比電路的靜態功耗：有比電路的靜態功耗：PdQ=Ip UDD 無比電路的靜態功耗無比電路的靜態功耗：PdQ= 0 動態功耗：動態功耗：是指電路在兩種狀態是指電路在兩種狀態(“0”和和“1”)轉換時對電路電容充放轉換時對電路電容充放電所消耗的功率。電所消耗的功率。 無比電路的動態功耗：無比電路的動態功耗：Pd= f(Cg+Cw+Co )

15、U2L式中：式中：co晶體管的自電容（輸出電容）晶體管的自電容（輸出電容） f信號頻率信號頻率 UL電壓擺幅（電壓擺幅（UL=UDD） 由上可見，工作頻率越高由上可見，工作頻率越高(或時鐘頻率越高或時鐘頻率越高)，各種電容，各種電容越大，電源電壓越高，功耗越大越大，電源電壓越高，功耗越大。u關于集成電路的關于集成電路的“功耗功耗”u速度功耗積速度功耗積 由于集成電路的功耗與其工作速度有由于集成電路的功耗與其工作速度有著密切的關系，因此引入著密切的關系，因此引入“速度功耗積速度功耗積”來表示速度與功耗來表示速度與功耗的關系，用信號周期表示速度，則速度功耗積為：的關系，用信號周期表示速度，則速度功

16、耗積為： 1/f Pd=(1/f)fCU2L=CU2Lu當電源電壓，電路電容一定時，二者乘積為常數。若要速當電源電壓，電路電容一定時，二者乘積為常數。若要速度高則功耗必然大。度高則功耗必然大。 反之，功耗小則速度必然低。正所反之，功耗小則速度必然低。正所謂謂“魚和熊掌不可兼得魚和熊掌不可兼得” 。u關于關于“價格價格”u性能價格比是集成電路的一項關鍵指標，如何降低集性能價格比是集成電路的一項關鍵指標，如何降低集成電路的設計、生產與使用成本是非常重要的。成電路的設計、生產與使用成本是非常重要的。u集成芯片的成本計算公式為：集成芯片的成本計算公式為： CT=設計成本設計成本/總產量總產量+大圓片加

17、工成本大圓片加工成本/(成品率成品率大圓大圓片芯片數片芯片數)=CD/N+Cp/(yn)u降低成本的措施：降低成本的措施：1、批量大，總產量大批量大，總產量大2、提高成品率提高成品率3、提高每個大圓片上的芯片總數提高每個大圓片上的芯片總數（盡量縮小芯片尺寸）（盡量縮小芯片尺寸）三、集成電路的分類三、集成電路的分類u集成電路有如下幾種分類方法：集成電路有如下幾種分類方法：u按功能分類：按功能分類：u數字集成電路數字集成電路u模擬集成電路模擬集成電路u數、模混合集成電路數、模混合集成電路u按結構形式和材料分類：按結構形式和材料分類：u半導體集成電路半導體集成電路u膜集成電路（二次集成，分為薄膜和厚

18、膜兩類）膜集成電路（二次集成，分為薄膜和厚膜兩類）u按有源器件及工藝類型分類按有源器件及工藝類型分類：u雙極集成電路（雙極集成電路（TTL,ECL,模擬模擬IC）uMOS集成電路（集成電路（NMOS,PMOS,CMOS）uBiMOS集成電路集成電路雙極與雙極與MOS混合集成電路混合集成電路 一、一、全定制集成電路（全定制集成電路（Full-Custom Design Approach）u 定義：定義：即在晶體管的層次上進行每個單元的性能、面積的優化設即在晶體管的層次上進行每個單元的性能、面積的優化設計，每個晶體管的布局計，每個晶體管的布局/布線均由人工設計，并需要人工生成所布線均由人工設計，并

19、需要人工生成所有層次的掩膜（一般為有層次的掩膜（一般為13層掩膜版圖）層掩膜版圖）優點：優點： 所設計電路的集成度最高所設計電路的集成度最高 產品批量生產時單片產品批量生產時單片IC價格最低價格最低 可以用于模擬集成電路的設計與生產可以用于模擬集成電路的設計與生產缺點：缺點： 設計復雜度高設計復雜度高/設計周期長設計周期長 NRE費用高費用高應用范圍應用范圍： 集成度極高且具有規則結構的集成度極高且具有規則結構的IC（如各種類型的存儲器芯片）（如各種類型的存儲器芯片） 對性能價格比要求高且產量大的芯片（如對性能價格比要求高且產量大的芯片（如CPU、通信、通信IC等）等） 模擬模擬IC/數模混合

20、數模混合IC二、二、半定制集成電路（半定制集成電路（Semi-Custom Design Approach）u定義：定義：即設計者在廠家提供的半成品基礎上繼續完成最終的設計，只即設計者在廠家提供的半成品基礎上繼續完成最終的設計，只需要生成諸如金屬布線層等幾個特定層次的掩膜。根據采用不同的半成需要生成諸如金屬布線層等幾個特定層次的掩膜。根據采用不同的半成品類型，半定制集成電路包括門陣列、門海和標準單元等。品類型，半定制集成電路包括門陣列、門海和標準單元等。u半定制集成電路包括門陣列、門海、標準單元等。半定制集成電路包括門陣列、門海、標準單元等。u三、可編程邏輯器件（如三、可編程邏輯器件（如FPGA、CPLD等）等）u定義：這種集成電路使設計者不用到半導體加工廠，只需坐在實驗室定義：這種集成電路使設計者不用到半導體加工廠，只需坐在實驗室或家中計算機前就可以完成集成電路的設計，十分方便，而且可多次修或家中計算機前就可以完成集成電路的設計，十分方便，而且可多次修改自己的設計，且不需要更換器件和硬件。改自己的設計，且不需要更換器件和硬件。四、專用集成電路的設計方法四、專用集成電路的設計方法ASIC設計有別于板級電路設計的主要方面設計有別于板級電路設計的主要方面u設計層次不同設計層次不同u所使用的設計