1、現(xiàn)代數(shù)字電路基礎(chǔ)復(fù)習要點一、 數(shù)字電路基礎(chǔ)知識掌握：1、不同數(shù)制間的相互轉(zhuǎn)換；2、常用編碼及（8421碼、5421碼、余3碼）；二、邏輯代數(shù)基礎(chǔ)掌握：1、邏輯代數(shù)的基本公式和運算規(guī)則；2、邏輯函數(shù)及其表示方法；3、最小項、最大項的定義及性質(zhì)；4、任意項、約束項、無關(guān)項的概念。重點掌握：1、邏輯函數(shù)的公式化簡法；2、邏輯函數(shù)的卡諾圖化簡法（含無關(guān)項的卡諾圖化簡）。三、 組合邏輯電路了解：1、常用集成組合邏輯器件(加法器、編碼器、數(shù)據(jù)分配器等) 的邏輯功 能及其應(yīng)用。掌握：1、中、小規(guī)模組合邏輯電路分析（寫函數(shù)，列真值表，說明邏輯功能）；2、中規(guī)模組合邏輯電路設(shè)計（用指定器件，按規(guī)定方法（比較法、

2、擴展法和降維圖法）；3、中規(guī)模實驗電路的分析、設(shè)計。重點掌握：1、74LS147、74LS283中規(guī)模邏輯器件的邏輯功能及應(yīng)用；2、中規(guī)模譯碼器、數(shù)據(jù)選擇器的設(shè)計。用指定器件，按規(guī)定方法（數(shù)據(jù)選擇器重點掌握降維圖法）設(shè)計邏輯電路；3、中規(guī)模實驗電路的分析。重點掌握水箱水位監(jiān)測顯示電路、加減運算電路。四、集成觸發(fā)器掌握：1、觸發(fā)器(R-S、D、J-K、T、T)的邏輯功能、特性方程及邏輯符號；2、異步端的功能和置位條件；3、觸發(fā)器邏輯功能的相互轉(zhuǎn)換。重點掌握：邊沿觸發(fā)器(維持阻塞D； J-K觸發(fā)器)的邏輯功能、特性方程及輸出時序波形。重點掌握觸發(fā)器有異步輸入端，含有組合邏輯電路。五、時序邏輯電路掌

3、握：1、小規(guī)模時序邏輯電路分析（同步和異步）；2、中規(guī)模時序邏輯電路分析和設(shè)計；3、中規(guī)模時序邏輯電路設(shè)計用指定器件，按規(guī)定方法（反饋清零、反饋置數(shù)）實現(xiàn)設(shè)計。重點掌握：1、74LS161、74LS160、74LS194中規(guī)模時序邏輯器件的邏輯功能及應(yīng)用；2、利用74LS194進行扭環(huán)計數(shù)器的設(shè)計，重點掌握單片；3、利用74LS161、74LS160進行任意進制計數(shù)器的設(shè)計（反饋清零法和反饋置數(shù)法）；4、小規(guī)模同步時序邏輯電路設(shè)計方法及步驟。六、VHDL硬件描述語言掌握：1、VHDL的基本結(jié)構(gòu)（實體、結(jié)構(gòu)體、庫、包、配置）；2、VHDL的數(shù)據(jù)對象(常量、變量及信號)；3、VHDL的常用數(shù)據(jù)類型

4、（位、位矢量、標準邏輯位、整數(shù)等）；4、VHDL的基本語句（進程、if語句、case語句等）。重點掌握：數(shù)據(jù)選擇器、譯碼器、移位寄存器、計數(shù)器和觸發(fā)器的書中源代碼七、自學方法本課程作為一門的專業(yè)課程，綜合性強、內(nèi)容多、難度大，自學者在自學過程中應(yīng)該注意以下幾點：1、學習前，應(yīng)仔細閱讀課程大綱的第一部分，了解課程的性質(zhì)、地位和任務(wù)，熟悉課程的基本要求以及本課程與有關(guān)課程的聯(lián)系，使以后的學習緊緊圍繞課程的基本要求。2、在閱讀某一章教材內(nèi)容前，應(yīng)先認真閱讀大綱中該章的考核知識點、自學要求和考核要求，注意對各知識點的能力層次要求，以便在閱讀教材時做到心中有數(shù)。3、閱讀教材時，應(yīng)根據(jù)大綱要求，要逐段細讀

5、，逐句推敲，集中精力，吃透每個知識點。對基本概念必須深刻理解，基本原理必須牢固掌握，在閱讀中遇到個別細節(jié)問題不清楚，在不影響繼續(xù)學習的前提下，可暫時擱置。4、重視理論聯(lián)系實踐，結(jié)合幼兒園教育活動實踐進行學習，努力將課程內(nèi)容與我國現(xiàn)實幼兒園教育活動實踐聯(lián)系起來，進行對照比較，分析研究，以增強感性認識，更深刻地領(lǐng)會教材的內(nèi)容，將知識轉(zhuǎn)化為能力，從而提高自己分析問題和解決問題的能力。八、復(fù)習題（完成以下四套作業(yè)，可占期末考試總分的40%，期末考試卷面分占60%）現(xiàn)代數(shù)字電路基礎(chǔ)試卷一一 單項選擇題1、有八個觸發(fā)器的二進制計數(shù)器，它們最多有（ ）種計數(shù)狀態(tài)。A、8； B、16； C、256； D、64

6、2、下列觸發(fā)器中上升沿觸發(fā)的是（ ）。 A、主從RS觸發(fā)器；B、JK觸發(fā)器；C、T觸發(fā)器；D、D觸發(fā)器3、下式中與非門表達式為（ ）。 A、Y=A+B；B、Y=AB；C、Y=；D、Y=4、邏輯電路如右圖，函數(shù)式為（ ）。 A、F=+； B、F=+C； C、F=； D、F=A+5、邏輯函數(shù)F=AB+BC的最小項表達式為（ ） A、F=m2+m3+m6 B、F=m2+m3+m7 C、F=m3+m6+m7 D、F=m3+m4+m76、74LS138譯碼器有（ ） A、三個輸入端，三個輸出端； B、八個輸入端，八個輸出端；7、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（ ） A、一個穩(wěn)態(tài)、一個暫態(tài) B、兩個穩(wěn)態(tài)C、 只

7、有一個穩(wěn)態(tài) D、沒有穩(wěn)態(tài)8.邏輯函數(shù)，其對偶函數(shù)F*為（ ）。A B. C. D.(A+B)(A+B)9. 用卡諾圖化簡邏輯函數(shù)時，若每個方格群盡可能選大，則在化簡后的最簡表達式中（ ）。 A與項的個數(shù)少 B. 每個與項中含有的變量個數(shù)少 C. 化簡結(jié)果具有唯一性 D. 每個與項中含有的變量個數(shù)多10. 已知某電路的真值表如下，該電路的邏輯表達式為（ ）。A B. C DABCYABCY00001000001110110100110101111111二 填空題1. 三態(tài)門的“三態(tài)”指高電平、低電平和 。2. 邏輯代數(shù)的三個重要規(guī)則是代入規(guī)則、對偶規(guī)則和 。3. 同步RS觸發(fā)器中R、S為高電平有

8、效，基本R、S觸發(fā)器中R、S為 電平有效。4. 在進行A/D轉(zhuǎn)換時，常按下面四個步驟進行，采樣、保持、量化、 。5. 當PN結(jié)外加正向電壓時，PN結(jié)中的多子形成較大的正向電流。6. 邏輯變量的異或表達式為：。7. 二進制數(shù)A=1011010；B=10111，則A-B=。8. 組合電路沒有記憶功能，因此，它是由組成。9. 將BCD碼翻譯成十個對應(yīng)輸出信號的電路稱為二-十進制譯碼器，它有4個輸入端， 輸出端。10. 同步RS觸發(fā)器的特性方程為：Qn+1=,其約束方程為：RS=0。 三 判斷題1、邏輯變量的取值，比0大。 （ ）2、對于MOS門電路多余端可以懸空。 （ ）3、計數(shù)器的模是指對輸入的計

9、數(shù)脈沖的個數(shù)。 （ ）4、JK觸發(fā)器 的輸入端 J 懸空，則相當于 J = 0。 （ ）5、時序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。 （ ）6、RS觸發(fā)器的輸出狀態(tài)Q N+1與原輸出狀態(tài)Q N無關(guān)。 （ ）7、JK觸發(fā)器的 J=K=1 變成 T 觸發(fā)器。 （ ）8、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。 （ ）9、優(yōu)先編碼只對優(yōu)先級別高的信息進行編碼。 （ ）10、組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（ ）四 邏輯函數(shù)化簡 1、用公式法化簡邏輯函數(shù) F= A(B+) + (+C)+ BCDE+ (D+E)F 2、用卡諾圖法化簡邏輯函數(shù) F= m（1，3，8，9，10，11，1

10、4，15） 五、綜合題（共2題，每題15分，共30分）1設(shè)計電路為提高報警信號的可靠性，在有關(guān)部位安置了 3 個同類型的危險報警器，只有當 3 個危險報警器中至少有兩個指示危險時，才實現(xiàn)關(guān)機操作。試畫出具有該功能的邏輯電路。（真值表，邏輯表達式，邏輯電路圖）2雙四選一數(shù)據(jù)選擇器如圖所示，其功能表達式如下。現(xiàn)要實現(xiàn)八選一數(shù)據(jù)選擇器的功能（地址信號為 A2A1A0，數(shù)據(jù)輸入端信號為 D7 D0 ） ，請畫出電路連接圖。 Y1 Y2A0 S1A1 S2D10 D11 D12 D13 D20 D21 D22 D23 現(xiàn)代數(shù)字電路基礎(chǔ)試題二 一、填空、選擇與判斷題 (共50分)1 填空題（每空2分，共2

11、4分）（1）如分辨率用D/A轉(zhuǎn)換器的最小輸出電壓與最大輸出電壓之比來表示，則10位D/A轉(zhuǎn)換器的分辨率為（ ） 。（2）數(shù)制轉(zhuǎn)換（1101010）=（ ）=（ ）=（ ） ，（19）=（ ） 。（3）組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號（ ）；與電路原來的狀態(tài)（ ）；時序邏輯電路任何時刻的輸出信號，與該時刻的輸入信號（ ）；與信號作用前電路原來的狀態(tài)（ ）；。（4）寫出下列公式：A+1=（ ）； A+=（ ）； A+0=（ ）。 2 選擇題（每題3分）共12分（1）下列電路中，不是組合邏輯電路的是 (A) 編碼器 (B) 寄存器 (C) 譯碼器 (D) 全加器（2）當邏輯函數(shù)有n

12、個變量時，則共有個變量取值組合。 (A) n (B) 2n (C) (D) （3）對于D觸發(fā)器，欲使=，應(yīng)使輸入D=。 (A) 0 (B) 1 (C) (D) （4）讀寫存儲器是 (A) RAM (B) ROM (C) PLD (D) PLA3 判斷題（每題2分）共14分（1）若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。 （ ）（2）因為A+B+AB=A+B+AB成立，所以A+B=A+B成立。 （ ）（3） D觸發(fā)器的狀態(tài)方程為=D，與無關(guān)，所以它沒有記憶功能。 （ ）（4）時序電路中含有記憶功能的器件。 （ ）（5）異步時序電路的各級觸發(fā)器類型不同。 （ ）（6）優(yōu)先編碼器的編碼信號

13、是相互排斥的，不允許多個編碼信號同時有效。（ ）（7）液晶顯示器可以在完全黑暗的環(huán)境中使用。 （ ）二、化簡題(共10 分)用代數(shù)法化簡下列函數(shù)到最簡與或表達式（每題5分）共10分（1） Y= A（BC+）+A（B+ C）（2） Y=A B+ +B三、證明題(共10 分)證明下列等式（每題5分）共10分（1） 用基本定律和基本公式證明等式AB+ A=A（2） 用真值表證明等式AB+C+BC=AB+C 四、計算與分析題(共30 分)1.已知某DAC電路輸入10位二進制數(shù)，最大滿度輸出電壓=5V，試求分辨率和最小分辨電壓。（10分）2.如下圖的電路中，寫出輸出F的邏輯表達式，并畫出真值表。（20分

14、）現(xiàn)代數(shù)字電路基礎(chǔ)試卷三一、填空題：（每空1分，共15分）1邏輯函數(shù)Y=AB+C的兩種標準形式分別為（ ）、（ ）。2將2004個“1”異或起來得到的結(jié)果是（ ）。3半導(dǎo)體存儲器的結(jié)構(gòu)主要包含三個部分，分別是（ ）、（ ）、（ ）。48位D/A轉(zhuǎn)換器當輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（ ）v；當輸入為10001000，則輸出電壓為（ ）v。5就逐次逼近型和雙積分型兩種A/D轉(zhuǎn)換器而言，（ ）的抗干擾能力強，（ ）的轉(zhuǎn)換速度快。6由555定時器構(gòu)成的三種電路中，（ ）和（ ）是脈沖的整形電路。二、根據(jù)要求作題： 1 將邏輯函數(shù) P=AB+AC寫成與或非型表達式

15、，并用集電極開路門來實現(xiàn)。2圖1、2中電路均由CMOS門電路構(gòu)成，寫出P、Q 的表達式，并畫出對應(yīng)A、B、C的P、Q波形。三、分析圖3所示電路，寫出F1、F2的邏輯表達式，說明電路的邏輯功能。圖中所用器件是8選1數(shù)據(jù)選擇器 74LS151。四、設(shè)計一位十進制數(shù)的四舍五入電路（采用8421BCD碼）。要求只設(shè)定一個輸出，并畫出用最簡與非門實現(xiàn)的邏輯電路圖。五、已知電路及CP、A的波形如圖4（a）(b)所示，設(shè)觸發(fā)器的初態(tài)均為“0”，試畫出輸出端B和C 的波形。六、用T觸發(fā)器和異或門構(gòu)成的某種電路如圖5（a）所示，在示波器上觀察到波形如圖5(b)所示。試問該電路是如何連接的？請在原圖上畫出正確的連

16、接圖，并標明T的取值。 （6分）七、電路如圖6所示，其中RA=RB=10k,C=0.1f，試問：1在Uk為高電平期間，由555定時器構(gòu)成的是什么電路，其輸出U0的頻率f0=?2分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計數(shù)器電路，要求：寫出驅(qū)動方程和狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖；3設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=6/f0，脈沖過后Q3、Q2、Q1將保持在哪個狀態(tài)？ （共15分）圖6八、圖7所示是16*4位ROM和同步十六進制加法計數(shù)器74LS161組成的脈沖分頻電路。ROM中的數(shù)據(jù)見表8所示。試畫出在CP信號連續(xù)作用下的D3、D2、D1、D0輸

17、出的電壓波形，并說明它們和CP信號頻率之比。 （16分）圖7表8 地址輸入 數(shù)據(jù)輸出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 現(xiàn)代數(shù)字電路基礎(chǔ)

18、試卷四一、填空： 1、（1001101）2=（ ）10=（ ）8=（ ）16；（27）10=（ ）8421BCD。2、客觀事物的最基本的邏輯關(guān)系有_ _ 邏輯_ _ 邏輯和_邏輯三種。3、函數(shù)F1=AB+BC的反演式F1= ；函數(shù)F2=A+BC的對偶式F2'= 。4、51個“1”連續(xù)進行異或運算，其結(jié)果是 。5、基本R-S觸發(fā)器的特征方程為 。6、按照邏輯功能的不同特點，數(shù)字電路可分為_、_兩大類。7、J-K觸發(fā)器，當J=K=0時，觸發(fā)器處于_狀態(tài)；J=0、K=1時，觸發(fā)器狀態(tài)為_；K=0、J=1時，觸發(fā)器狀態(tài)為_；J=K=1時，觸發(fā)器狀態(tài)_。8、某中規(guī)模寄存器內(nèi)有3個觸發(fā)器，用它構(gòu)成的扭環(huán)型計數(shù)器模長為；構(gòu)成最長模計數(shù)器模長為 。二、化簡：1、用公式法化簡下列邏輯函數(shù)。1) 2) 2