1、此資料由網(wǎng)絡(luò)收集而來，如有侵權(quán)請(qǐng)告知上傳者立即刪除。資料共分享，我們負(fù)責(zé)傳遞知識(shí)。加法器實(shí)驗(yàn)報(bào)告篇一：加法器實(shí)驗(yàn)報(bào)告實(shí) 驗(yàn) _一【實(shí)驗(yàn)名稱】1位加法器【目的與要求】1. 掌握1位全加器的設(shè)計(jì) 2. 學(xué)會(huì)1位加法器的擴(kuò)展【實(shí)驗(yàn)內(nèi)容】1. 設(shè)計(jì)1位全加器2. 將1位全加器擴(kuò)展為4位全加器 3. 使4位的全加器能做加減法運(yùn)算【操作步驟】1. 1位全加器的設(shè)計(jì)（1） 寫出1位全加器的真值表（2） 根據(jù)真值表寫出表達(dá)式并化簡(jiǎn)（3） 畫出邏輯電路（4） 用quartusii進(jìn)行功能仿真，檢驗(yàn)邏輯電路是否正確，將仿真波形截圖并粘貼于此（5） 如果電路設(shè)計(jì)正確，將該電路進(jìn)行封裝以用于下一個(gè)環(huán)節(jié) 2. 將1位全

2、加器擴(kuò)展為4位全加器（1） 用1位全加器擴(kuò)展為4位的全加器，畫出電路圖（2） 分別用兩個(gè)4位補(bǔ)碼的正數(shù)和負(fù)數(shù)驗(yàn)證加法器的正確性（注意這兩個(gè)數(shù)之和必須在4位補(bǔ)碼的數(shù)的范圍內(nèi)，這兩個(gè)數(shù)包括符號(hào)在內(nèi)共4位），用quartusii進(jìn)行功能仿真并對(duì)仿真結(jié)果進(jìn)行截圖。3. 將4位的全加器改進(jìn)為可進(jìn)行4位加法和減法的運(yùn)算器（1） 在4位加法器的基礎(chǔ)上，對(duì)電路進(jìn)行修改，使該電路不僅能進(jìn)行加法運(yùn)算而且還能進(jìn)行減法運(yùn)算。畫出該電路（2） 分別用兩個(gè)4位補(bǔ)碼的正數(shù)和負(fù)數(shù)驗(yàn)證該電路的正確性（注意兩個(gè)數(shù)之和必須在4位補(bǔ)碼的數(shù)的范圍內(nèi)），用quartusii進(jìn)行功能仿真并對(duì)仿真結(jié)果進(jìn)行截圖。【附錄】篇二：加法器的基本原理

3、實(shí)驗(yàn)報(bào)告一、實(shí)驗(yàn)?zāi)康?、了解加法器的基本原理。掌握組合邏輯電路在quartus 中的圖形輸入方法及文本輸入方法。2、學(xué)習(xí)和掌握半加器、全加器的工作和設(shè)計(jì)原理3、熟悉eda工具quartus ii和modelsim的使用，能夠熟練運(yùn)用vrilog hdl語言在quartus ii下進(jìn)行工程開發(fā)、調(diào)試和仿真。4、掌握半加器設(shè)計(jì)方法5、掌握全加器的工作原理和使用方法二、實(shí)驗(yàn)內(nèi)容1、建立一個(gè)project。2、圖形輸入設(shè)計(jì)：要求用vhdl結(jié)構(gòu)描述的方法設(shè)計(jì)一個(gè)半加器3、進(jìn)行編譯，修改錯(cuò)誤。4、建立一個(gè)波形文件。（根據(jù)真值表）5、對(duì)該vhdl程序進(jìn)行功能仿真和時(shí)序仿真simulation三、實(shí)驗(yàn)步驟1、

4、啟動(dòng)quartus2、建立新工程 new project3、設(shè)定項(xiàng)目保存路徑項(xiàng)目名稱頂層實(shí)體名稱4、建立新文件 blok diagram/schematic file5、保存文件file /save6、原理圖設(shè)計(jì)輸入元件符號(hào)放置通過edit_>symbol 插入元件或點(diǎn)擊圖標(biāo)元件復(fù)制元件移動(dòng)元件轉(zhuǎn)動(dòng)元件刪除管腳命名 pin_name元件之間連線（直接連接，引線連接）7、保存原理圖8 、編譯： 頂層文件設(shè)置，project_>set as top_level開始編譯 processing_>start compilation編譯有兩種：全編譯包括分析與綜合（analysis&a

5、mp;synthesis）、適配(fitter)、編程（assembler）時(shí)序分析（classical timing analysis）4個(gè)環(huán)節(jié)，而這4個(gè)環(huán)節(jié)各自對(duì)應(yīng)相應(yīng)菜單命令，可單獨(dú)發(fā)布執(zhí)行也可以分步執(zhí)行9 、邏輯符號(hào)生成  filecreat/_update_>create symbol file forcurrent file10 、仿真建立仿真wenjian添加需要的輸入輸出管腳設(shè)置仿真時(shí)間設(shè)置柵格的大小設(shè)置輸入信號(hào)的波形保存文件，仿真功能仿真：主要檢查邏輯功能是否正確，功能仿真方法如下：1tool/simulator tool,在simulator mode下選擇 functional,在simulation input欄中指定波形激勵(lì)文件，單擊gencrator functional simulator netist,生成功能仿真網(wǎng)表文件。四、實(shí)驗(yàn)現(xiàn)象任務(wù)1 : 邏輯符號(hào)生成任務(wù)2：采用基