1、實驗1 分頻器實驗一、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習數字電路中關于計數器的知識。二、 實驗目的1. 掌握quartus 4.0 軟件的基本操作。2. 完成分頻器的實驗。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根48號板一塊5示波器一臺四、 實驗原理分頻器在FPGA程序設計中應用非常廣泛。例如，編碼、譯碼、數字鎖相環等。分頻器一般是由計數器實現的。分頻器的程序流程下圖所示。其中N是計數器預置值，控制分頻比。程序開始將計數器清

2、零。然后，計數器進行加操作。當計數器的值小于N/2時，輸出1。當計數器的值大于等于N/2時，輸出0。分頻比與N是N1的關系。判決N/2時刻是為了輸出占空比為50%的方波。當N為奇數時，可取N/20.5。這時輸出信號占空比不為50%。在quartus 4.0軟件中可采取兩種編程方式：一、原理圖法。二、VHDL語言編程法。 其各有優缺點。原理圖法程序結構可以看的很清楚，而且quartus提供了非常豐富的lpm庫，可以大大提高編程的效率和可靠性。VHDL語言編程對于非常復雜，用原理圖難以描述的程序有很好的效果。在不同情況下結合這兩種編程方法，可以收到很好的效果。五、 課題設計要求FPGA的17腳輸入

3、主時鐘為24M。設計分頻比為100的分頻器。在程序中定義的端口是：輸入：CLK_MAIN ： 時鐘輸入端，由8號板晶振產生，頻率為24MHz。輸出：DIVIDE_OUT ： 分頻輸出。說明：CLK_MAIN ： 8號板的FPGA的17腳，24Mhz方波信號。無測試點。DIVIDE_OUT ： 8號板FPGA的75腳，測試點名稱為“串口時鐘”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序DIVIDEVHDL student”路徑下的文件夾“DIVIDE_100”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會

4、損壞器件。2. 在quartus 4.0中打開工程文件DIVIDE_100.qpf。3. 學生在DIVIDE_100.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。5. 開電，將程序下載至FPGA中。6. 用示波器觀察8號板上測試點“串口時鐘”，看輸出信號是否為240k的占空比為50%的方波。7. 實驗完成后復原LTE-TX-02E實驗箱。實驗2 PN序列產生實驗一、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3.

5、復習通信原理中有關PN序列的知識二、 實驗目的1. 掌握用FPGA產生PN序列的基本方法。2. 掌握PN序列消除0狀態的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根48號板一塊5信號源板一塊6示波器一臺四、 實驗原理PN序列通常由序列邏輯電路產生，一般是由一系列的兩狀態存儲器和反饋邏輯電路構成。二進制序列在時鐘脈沖的作用下在移位寄存器中移動，不同狀態的輸出邏輯組合起來并反饋回第一級寄存器作為輸入。當反饋由獨立的“異或”門組成（通常是這種情況），此時移位寄存器稱為線性PN序列發生器。如果線性移位寄存器在某些

6、時刻到達零狀態，它會永遠保持零狀態不變，因此輸出相應地變為全零序列。因為n階反饋移位寄存器只有2n-1個非零狀態，所以由n階線性寄存器生成的PN序列不會超過2n-1個。周期為2n-1的線性反饋寄存器產生的序列稱為最大長度（ML）序列m序列。m序列發生器的一般組成m序列發生器一般組成如上圖所示，它用n級移位寄存器作為主支路，用若干級模2加法器作為各級移位寄存器的抽頭形成線性反饋支路。各抽頭的系數hi稱為反饋系數，它必須按照某一個n次本原多項式：中的二進制系數來取值。學生可根據上述本原多項式產生不同的m 序列。五、 課題設計要求從信號源中臺階插座CLK1引入8k的時鐘信號，對8號板的FPGA進行編

7、程產生15位的PN序列。在程序中定義的端口是：輸入：CLK_MAIN ： 時鐘輸入端，由信號源CLK1引入8k的時鐘信號。輸出：PN_OUT ： PN序列輸出。說明：CLK_MAIN ： 8號板的FPGA的16腳，插座的名稱為“CLK”。PN_OUT ： 8號板FPGA的75腳，測試點名稱為“串口時鐘”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序PNVHDL student”路徑下的文件夾“PN”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件PN.q

8、pf。3. 學生在PN.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，連接信號源的臺階插座“CLK1”和8號板的臺階插座“CLK”。將信號源的撥碼開關S4撥位“1100”。5. 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。6. 開電，將程序下載至FPGA中。7. 用示波器觀察8號板上測試點“串口時鐘”和信號源的測試點PN看兩路信號是否一樣。（有延時是正常現象）8. 實驗完成后復原LTE-TX-02E實驗箱。實驗3 AMI編碼實驗一、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA

9、的基本編程技術。3. 復習通信原理中關于AMI編碼部分的知識。二、 實驗目的1. 掌握用FPGA實現AMI編碼的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根46號板一塊58號板一塊6信號源板一塊7示波器一臺四、 實驗原理AMI碼的全稱是傳號交替反轉碼。這是一種將信息代碼0(空號)和1(傳號)按如下方式進行編碼的碼：代碼的0仍變換為傳輸碼的0,而把代碼中的1交替地變換為傳輸碼的+1，-1，+1，-1，。例如：信息代碼：1 0 0 1 1 0 0 0 1 1 1AMI碼： +1 0 0-1+1 0 0 0-1

10、+1-1由于AMI碼的傳號交替反轉，故由于它決定的基帶信號將出現正負脈沖交替，而0電位保持不變的規律。這種基帶信號無直流成分，且只有很小的低頻成分，因而它特別適宜在不允許這些成分通過的信道中傳輸。除了上述特點以外，AMI碼還有編譯碼電路簡單以及便于觀察誤碼情況等優點，它是以種基本的線路碼，在高密度信息流得數據傳輸中，得到廣泛采用。但是，AMI碼有一個重要缺點，即當它用來獲取定時信息時，由于它可能出現長的連0串，因而會造成提取定時信號的困難。五、 課題設計要求從信號源接8K的PN序列和8K時鐘到8號板，對8號板的FPGA進行編程完成PN序列的AMI編碼。在程序中定義的端口是：輸入：CLK_ENC

11、ODE ： 時鐘輸入端，由信號源CLK1引入8k的時鐘信號。NRZ_IN ： NRZ碼信號輸入。輸出：AMI_OUT1 ： AMI編碼輸出一。AMI_OUT2 ： AMI編碼輸出二。說明：CLK_ENCODE ： 8號板的FPGA的16腳，插座的名稱為“CLK”。NRZ_IN ： 8號板的FPGA的10腳，插座的名稱為“COMRXA”。AMI_OUT1 ： 8號板的FPGA的77腳，插座的名稱為“PCMOUTB”。AMI_OUT2 ： 8號板的FPGA的78腳，插座的名稱為“TTS_SEL”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序AMIVHDL student

12、”路徑下的文件夾“AMI_ENCODE”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件AMI_ENCODE.qpf。3. 學生在AMI_ENCODE.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，用信號連接導線按如下方式連線：源插座目的插座CLK1（信號源板）CLK（8號板）PN（信號源板）COMRXA（8號板）PCMOUTB（8號板）IN-A（6號板）TTS_SEL（8號板）IN-B（6號板）5. 將信號源的撥碼開關S4撥位“1100

13、”。6. 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。7. 開電，將程序下載至FPGA中。8. 用示波器觀察6號板上測試點HDB3/AMI-OUT和信號源的測試點PN看AMI編碼信號是否正確。9. 實驗完成后復原LTE-TX-02E實驗箱。實驗4 AMI譯碼實驗一、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習通信原理中關于AMI編碼部分的知識。二、 實驗目的1. 掌握用FPGA實現AMI譯碼的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發

14、環境）一臺3JTAG下載電纜一根46號板一塊58號板一塊6信號源板一塊7示波器一臺四、 實驗原理AMI譯碼只需將+1和-1全部變為1，0還是輸出0即可五、 課題設計要求將AMI編碼實驗后的AMI碼譯碼。在程序中定義的端口是：輸入：CLK_DECODE ： AMI譯碼時鐘。AMI_IN1 ： AMI信號輸入一。AMI_IN2 ： AMI信號輸入二。輸出：NRZ_OUT ： AMI譯碼輸出。說明：CLK_DECODE ： 8號板的FPGA的16腳，插座的名稱為“CLK”。AMI_IN1 ： 8號板的FPGA的100腳，插座的名稱為“COMTXA”。AMI_IN2 ： 8號板的FPGA的99腳，插座

15、的名稱為“COMTXB”。NRZ_OUT ： 8號板的FPGA的109腳，插座的名稱為“TS0”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序AMIVHDL student”路徑下的文件夾“AMI_DECODE”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件AMI_DECODE.qpf。3. 學生在AMI_DECODE.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，用信號連接導線按如下方式連線：源插座目的插座

16、CLK1（信號源板）BS（6號板）CLK1（信號源板）CLK（8號板）PN（信號源板）NRZIN（6號板）OUT1（6號板）COMTXA（8號板）OUT2（6號板）COMTXB（8號板）5. 將信號源的撥碼開關S4撥位“1100”，6號板的S1撥位“01000000”。6. 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。7. 開電，將程序下載至FPGA中。8. 用示波器觀察8號板上測試點TS0和信號源的測試點PN看兩路信號是一樣。（有延時屬于正常現象）9. 實驗完成后復原LTE-TX-02E實驗箱。實驗5 HDB3編碼實驗一、 預備知識1. 預習Altera公司qua

17、rtus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習通信原理中關于HDB3編碼部分的知識。二、 實驗目的1. 掌握FPGA中實現HDB3編碼的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根46號板一塊58號板一塊6信號源板一塊7示波器一臺四、 實驗原理HDB3碼是對AMI碼的一種改進碼，它的全稱是三階高密度雙極性碼。其編碼規則如下：先檢察消息代碼（二進制）的連0情況，當沒有4個或4個以上連0串時，按照AMI碼的編碼規則對信息代碼進行編碼；當出現4個或4個以上連0串時，則將每4個連0小

18、段的第4個0變換成與前一非0符號（+1或-1）同極性的符號，用V表示（即+1記為+V，-1記為-V），為使附加V符號后的序列不破壞“極性交替反轉”造成的無直流特性，還必須保證相鄰V符號也應極性交替。當兩個相鄰V符號之間有奇數個非0符號時，用取代節“000V”取代4連0信息碼；當兩個相鄰V符號間有奇數個非0符號時，用取代節“B00V”取代4連0信息碼。五、 課題設計要求從信號源接8K的PN序列和8K時鐘到8號板，對8號板的FPGA進行編程完成PN序列的HDB3編碼。在程序中定義的端口是：輸入：CLK_ENCODE ： 時鐘輸入端，由信號源CLK1引入8k的時鐘信號。NRZ_IN ： NRZ碼信號

19、輸入。輸出：HDB3_OUT1 ： HDB3編碼輸出一。HDB3_OUT2 ： HDB3編碼輸出二。說明：CLK_ENCODE ： 8號板的FPGA的16腳，插座的名稱為“CLK”。NRZ_IN ： 8號板的FPGA的10腳，插座的名稱為“COMRXA”。HDB3_OUT1 ： 8號板的FPGA的77腳，插座的名稱為“PCMOUTB”。HDB3_OUT2 ： 8號板的FPGA的78腳，插座的名稱為“TTS_SEL”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序HDB3VHDL student”路徑下的文件夾“HDB3_ENCODE”拷入機器內，它為學生準備了基本的程

20、序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件HDB3_ENCODE.qpf。3. 學生在HDB3_ENCODE.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，用信號連接導線按如下方式連線：源插座目的插座CLK1（信號源板）CLK（8號板）PN（信號源板）COMRXA（8號板）PCMOUTB（8號板）IN-A（6號板）TTS_SEL（8號板）IN-B（6號板）5. 將信號源的撥碼開關S4撥位“1100”。6. 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注

21、意連接方向。7. 開電，將程序下載至FPGA中。8. 用示波器觀察6號板上測試點HDB3/AMI-OUT和信號源的測試點PN看HDB3編碼信號是否正確。9. 實驗完成后復原LTE-TX-02E實驗箱。實驗6 HDB3譯碼實驗一、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習通信原理中關于HDB3譯碼部分的知識。二、 實驗目的1. 掌握FPGA中實現HDB3譯碼的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根46號板一塊58號板一塊6信號

22、源板一塊7示波器一臺四、 實驗原理HDB3編碼規則雖然比較復雜，但譯碼規則卻很簡單。只需將符號相同的碼元檢測出來，然后，將其和其前3位清零。其它的+1、-1變為1即可。五、 課題設計要求將HDB3編碼實驗后的HDB3碼譯碼。在程序中定義的端口是：輸入：CLK_DECODE ： HDB3譯碼時鐘。HDB3_IN1 ： HDB3信號輸入一。HDB3_IN2 ： HDB3信號輸入二。輸出：NRZ_OUT ： HDB3譯碼輸出。說明：CLK_DECODE ： 8號板的FPGA的16腳，插座的名稱為“CLK”。HDB3_IN1 ： 8號板的FPGA的100腳，插座的名稱為“COMTXA”。HDB3_IN

23、2 ： 8號板的FPGA的99腳，插座的名稱為“COMTXB”。NRZ_OUT ： 8號板的FPGA的109腳，插座的名稱為“TS0”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序HDB3VHDL student”路徑下的文件夾“HDB3_DECODE”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件HDB3_DECODE.qpf。3. 學生在HDB3_DECODE.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電

24、，用信號連接導線按如下方式連線：源插座目的插座CLK1（信號源板）BS（6號板）CLK1（信號源板）CLK（8號板）PN（信號源板）NRZIN（6號板）OUT1（6號板）COMTXA（8號板）OUT2（6號板）COMTXB（8號板）5. 將信號源的撥碼開關S4撥位“1100”，6號板的S1撥位“10000000”。6. 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。7. 開電，將程序下載至FPGA中。8. 用示波器觀察8號板上測試點TS0和信號源的測試點PN看兩路信號是一樣。（有延時屬于正常現象）9. 實驗完成后復原LTE-TX-02E實驗箱。實驗7 CMI編碼實驗一

25、、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習通信原理中關于CMI編碼部分的知識。二、 實驗目的1. 掌握FPGA中實現CMI編碼的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根46號板一塊58號板一塊6信號源板一塊7示波器一臺四、 實驗原理CMI編碼規則見如下表所示：輸入碼字編碼結果001100/11交替表示在CMI編碼中，輸入碼字0直接輸出01碼型，較為簡單。對于輸入為1的碼字，其輸出CMI碼字存在兩種結果00或11碼，因而對輸入

26、1的狀態必須記憶。同時，編碼后的速率增加一倍。五、 課題設計要求從信號源接8K的PN序列和8K時鐘到8號板，對8號板的FPGA進行編程完成PN序列的CMI編碼。在程序中定義的端口是：輸入：CLK_ENCODE ： 時鐘輸入端，由信號源CLK1引入8k的時鐘信號。NRZ_IN ： NRZ碼信號輸入。輸出：CMI_OUT ： CMI編碼輸出。說明：CLK_ENCODE ： 8號板的FPGA的16腳，插座的名稱為“CLK”。NRZ_IN ： 8號板的FPGA的10腳，插座的名稱為“COMRXA”。CMI_OUT ： 8號板的FPGA的77腳，插座的名稱為“PCMOUTB”。六、 實驗步驟1. 將LT

27、E-TX-02E二次開發光盤內 “二次開發程序CMIVHDL student”路徑下的文件夾“CMI_ENCODE”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件CMI_ENCODE.qpf。3. 學生在CMI_ENCODE.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，用信號連接導線按如下方式連線：源插座目的插座CLK1（信號源板）CLK（8號板）PN（信號源板）COMRXA（8號板）5. 將信號源的撥碼開關S4撥位“1100”。6.

28、 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。7. 開電，將程序下載至FPGA中。8. 用示波器觀察8號板上測試點PCMOUTB和信號源的測試點PN看CMI編碼信號是否正確。9. 實驗完成后復原LTE-TX-02E實驗箱。實驗8 CMI譯碼實驗一、 預備知識1. 預習Altera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習通信原理中關于CMI譯碼部分的知識。二、 實驗目的1. 掌握FPGA中實現CMI譯碼的方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTA

29、G下載電纜一根46號板一塊58號板一塊6信號源板一塊7示波器一臺四、 實驗原理CMI編碼規則見如下表所示：輸入碼字編碼結果001100/11交替表示CMI譯碼關鍵是要檢測出哪兩個碼元是一組。通過分析編碼規則可知，只要檢測到了下降沿，后面的信號即可進行分組譯碼。五、 課題設計要求將CMI編碼實驗后的CMI碼譯碼。在程序中定義的端口是：輸入：CLK_DECODE ： CMI譯碼時鐘。CMI_IN ： CMI信號輸入。輸出：NRZ_OUT ： CMI譯碼輸出。說明：CLK_DECODE ： 8號板的FPGA的16腳，插座的名稱為“CLK”。CMI_IN ： 8號板的FPGA的10腳，插座的名稱為“C

30、OMRXA”。NRZ_OUT ： 8號板的FPGA的75腳，插座的名稱為“串口時鐘”。六、 實驗步驟1. 將LTE-TX-02E二次開發光盤內 “二次開發程序CMIVHDL student”路徑下的文件夾“CMI_DECODE”拷入機器內，它為學生準備了基本的程序框架。注意，文件夾中的文件不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在quartus 4.0中打開工程文件CMI_DECODE.qpf。3. 學生在CMI_DECODE.VHD中添加代碼。然后，編譯仿真后。經老師檢查后方可下載（確認管腳分配正常）。4. 關電，用信號連接導線按如下方式連線：源插座目的插座CLK1（信

31、號源板）BS（6號板）PN（信號源板）NRZIN（6號板）DOUT1（6號板）DIN（7號板）BS（7號板）CLK（6號板）DOUT1（6號板）COMRXB（8號板）5. 將信號源的撥碼開關S4撥位“1100”，將7號板的S2撥位“1000”，將6號板的S1撥位“00100000”。6. 將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。7. 開電，將程序下載至FPGA中。8. 用示波器觀察8號板上測試點“串口時鐘”和信號源的測試點PN看兩路信號是一樣。（有延時屬于正常現象）9. 實驗完成后復原LTE-TX-02E實驗箱。實驗9 密勒碼編碼實驗一、 預備知識1. 預習Al

32、tera公司quartus 4.0軟件的使用方法。2. 預習FPGA的基本編程技術。3. 復習通信原理中關于密勒碼部分的知識。二、 實驗目的1. 掌握密勒碼編碼的實現方法。三、 實驗儀器1LTE-TX-02E型通信原理實驗箱一臺 2計算機（帶quartus II 開發環境）一臺3JTAG下載電纜一根48號板一塊5信號源板一塊6示波器一臺四、 實驗原理密勒碼簡介：密勒碼又稱延遲調制，它是數字雙相碼的一種變型。在密勒碼中，“1”用碼元周期中點處出現跳變來表示，而對于“0”則有兩種情況：當出現單個“0”時，在碼元周期內不出現跳變；但若遇到連“0”時，則在前一個“0”結束（也就是后一個“0”開始）時出

33、現電平跳變。由上述編碼規則可知，當兩個“1”之間有一個“0”時，則在第一個“1”的碼元周期中點與第二個“1”的碼元周期中點之間無電平跳變，此時密勒碼中出現最大寬度，即兩個碼元周期。編碼流程：由上簡介可知，“1”有兩種表示形式即“10”和“01”，“0”也有兩種表示形式即“00”和“11”。基于這種思想，我們首先將“1”統一變為“10”而“0”統一變為“00”，然后將相應位反相即可，具體步驟如下：1 將時鐘信號與數據相與，數據“1”的位將變成“10”，數據“0”的位將變成“00”。波形示意圖如下：2 生成sign信號指示出哪些位需要反相，波形圖如下：3 最后將sign信號與TP1相或，即可得到密

34、勒碼了，波形圖如下：encode信號為最終編碼輸出。五、 課題設計要求輸入：clk_encode ： 編碼時鐘。nrz ： 編碼數據輸入。輸出：encode ： 編碼輸出說明：clk_encode ： 8號板的FPGA的16腳，插座的名稱為“CLK”。nrz ： 8號板的FPGA的10腳，插座的名稱為“COMRXA”。encode ： 8號板的FPGA的28腳，插座的名稱為“PCMAIN”。六、 實驗步驟1. 按實驗原理中的編碼流程進行編程。安上面的說明分配管腳。2. 軟件仿真。3. 用信號連接導線按如下方式連線：源插座目的插座CLK1（信號源板）BS（7號板）PN（信號源板）COMRXA（8號板）4. 將信號