1、試題分類：專升本數字電路與邏輯設計_08007750題型:單選分數：21.二進制數-Ollo的反碼是（最高位是符號位）（）A. 11010B. 00110C. lllD. 10110答案:C2如果狀態A與B, C與D分別構成等效對，那么能構成狀態等效類的是（）A. ABCB. BCDC. ABD. ABCD答案:C3移位寄存器74194工作在左移串行輸入方式時，SI SO的取值為（）A. 00B. 11C. 01DlO答案:D4三變量構成的邏輯函數的最小項ml和最小項m7 一定滿足（）AmI+w7 = 1Bml=7C m1w7 = 0Dml= InIA. 1100.01B. 11.11CJOI

2、O.10D. 1010.011答案:B6.8421 BCD 碼 OIoIoOoI .0101 對應的二進制數為 （）A. 100100.01B. 101110.01C. ll11.10D. 110110.10答案:C下圖為OCn組成的線與電路其輸出F為（）工A. NEB. 0C. 1D. B答案:C8要求RS觸發器（R、S均為高電平有效）狀態由0-1,其輸入信號為（ ）oA. RS=01B. RS=10C. RS=dlD. RS=dO答案:A9邏輯函數廠=A（AB）等于（A. 1B. BC. 0D. B答案:BQ函數F(X,YS>(4,6,7),則其反函數而EA "(0,2,6

3、)B J>(4,6,7)C "(0,4,5,6)D 工 m(0,l,2,3,5)答案:DJK觸發器的J = K=I,當觸發信號到來時，輸出次態Qn+1為:(A. 與現態相反B. 0C. 1D. 不變答案:A12邏輯函數F(ABC)二AB + BC+AC的標準表達式是()A. m(0,1,2,4)B. m( 1,3,57)C. M(0,2,4,6)Dm3,5,6,7)答案:D13.四個變童可以構成多少個最小項？()A. 15 個B. 16 個C. 8個D. 4個14電源電壓為+ 】2V的555 S成定時器中放電三極管工作在截止狀態，輸出端OUT為1時，其TH和TR的輸入電壓值分別

4、為()A. TH和TR均小于4VB. TH和TR均大于qJH<SV TR<4VD TH >8V TR<4V答案:C15設計一個丨位十進制計數器至少需要多少個觸發器° ()A. 6個B. 3個C0個D.4個答案:D16. T型觸發器當時鐘脈沖輸入時，其輸出狀態()A. 保持不變B. 在T二I時會發生改變C. 隨時間改變D. 等于輸入端T的值答案:B17. 無符號位的十六進制數減法(A9)I6-(8A)16=()A. (19)16B. (1F)I6C. (29)16D. (25)16答案:B18十進制數15用2421 BCD碼可以表示為()。A. 00011011

5、B. 010010C. OO1111D. 00010101答案:A19邏輯函數Y= AB ÷ ABC + AB + ABC可化簡為：（）A. B+ACB AB + BCCAB+ACD. C+AB答案:A20.LED共陰極七段顯示器可由下列哪個IC來推動七宇節較適且？（）A. 74160B. 74148C. 7448D. 7447答案:C試題分類：專升本數字電路與邏輯設計-0800775°題型：單選分數：21 .與非門基本RS觸發器的約束方程是Da=sb. r+s=iC Qn+, =S + RQD. RS=O答案:B2.74153有兩個4路數據選擇器，每個選擇器有多少個輸出端

6、？ OA. 4個B. 2個C. 8個D個答案:D3實現同一功能的MeaIy型同步時序電路比MOOre型同步時序電路()A. 狀態數目更多B 觸發器更多C觸發器一定更少D.狀態數目更少答案:D4.CMOS集成電路比TTL集成電路應用得更廣泛的主要原因是() A.輸出電流大、帶負載能力強B功耗小、集成度高C價格便宜D.開關速度快答案:A5.TTL集成電路74LS138是3/8線譯碼器，譯碼器為輸出低電平有效。若地址端輸入為 A2A1 AO=IOO時,則低電平輸出端為()A. Y6B. Y2C. Y4D. Y1答案:C6 如果全加器的加數A=I,被加數B=I,低位的進位CI = O5則全加器的輸出和

7、數S 及高位的進位CO分別為？()A. S = 0, CO = 0B. S = 0, CO = 1C. S=1, CO=ID. S=1, CO = O答案:B7如果要設計一個奇偶校驗產生器，則使用下列哪種集成電路最簡單？()A. 74LS86異或門B. 74LS138譯碼器C. 74LS32 或門D. 74LS00與非門答案:A8般各種PLD組件的輸出部分為:()A. 非門陣列B. 或門陣列C與門陣列D.與非門陣列答案:B9.555集成定時器電路大致由五部份組成，即電阻分壓器、電壓比較器、基本R-S觸發 器、輸出驅動器及下列哪一部份糾)A.逆向二極管B充電二極管C. 放電三極管D. 觸發電容答

8、案:C10組合邏輯電路中的險象是由什么因素引起的？()A. 電路中存在時延B. 電路未采用最簡設計C. 電路的輸出端過多D. 邏輯門類型不同答案:A下列幾種TTL電路中，輸出端可實現線與功能的電路是()A. 與非門B. OC 門C. 或非門D異或門答案:B12.邏輯函數Y二制射的最簡與一或表達式為()A. AC + ACB. C. CDBC+ BC答案:C】3完全確定原始狀態表中有六個狀態A、B、C、DS ES FO等效對為:A和B, B和D, E和F。則該時序電路的最簡狀態表中共有多少個狀態？()A. 2B. 3C. 6D. 4答案:B14二進制數11101.0100等于十六進制數()A.

9、35.2B. 29.3C. 23.2D1D.4答案:D15余3碼OIOOOlOlOol對應的十進制數是()A. 45.9B. 69.56C. 45.3DJ 2.6答案:D16在下列三個邏輯函數表達式中，下列哪一項是最小項表達式() A Y(A. B. C) = ABC + ABC + BCB Y(A9B9C) = A B C + ABC + ABCC Y(A.B) = AB + ABBD K(AB) = AB + AB答案:B17根據反演規則，F二(A" + CM + D的反函數為()A F =(A+BC) + BDB F = (A + B)C + BD C F=(AB+ C)B +

10、 D DF=AB+ CB + D 答案:B】8如果JK觸發器的J=I, K = O,則當計時鐘脈沖波出現時，Qn+1為()A. QB. 0c.QD. 1答案:D19同步時序電路設計中，狀態編碼采用相鄰編碼法的目的是()A.提高電路可靠性B提高電路速度C. 減少電路中的觸發器D. 減少電路中的邏輯門答案:D20.邏輯函數中任意兩個不同的最小項,n'與叫之積(叫+叫)為()A. 0B無法確定C “竹DJ答案:A21 .將8421碼(OIooOlO 1Ool)轉換成十進制數()A. 45.3B. 12.6C. 69.6D. 45.9答案:D22. 屬于組合邏輯電路的部件是()A.觸發器B計數

11、器C. 寄存器D. 編碼器答案:D23. 下列邏輯門中哪一種門的輸出在任何條件下都可以并聯使用？()A. 普通CMOS與非門BlTL集電級開路門(OC mC. 具有推拉式輸出的TTL與非門D. CMOS三態輸出門答案:B24. 主從型JK觸發器的特性方程°=()Qn+l =JQ+ KQQ, =J Q +KQCQn-I=JQ+ KQDQn+l =JQ+ KQ答案:C25. 由或非門構成的基本RS觸發器的約束方程是()A. R+S=0BRS=OC. RS二1D. R+S=1答案:B26. 將邏輯函數Y二A" +屜+ BC化簡為最簡與一或表達式()A. 3 + A答案:CB. B

12、+ACcb + cda+bc答案:B27邏輯函數Y(A3C)的最小項m0和m5之間的關系是()AmO = m5B m0 = m5C m0 ffi5 = OD mO 叫=1答案:C28如果要設計一個六進制計數器，最少需要多少個觸發器？()A. 4B. 3C. 2D. 1答案:B29十進制數23.25用二進制數表示應為()A. (l 7.4)2BJ27.2)2C. (100011.00100101)2D. (10111.01)2答案:D30同步時序電路設計中，狀態化簡的主要目的是() A.提高電路速度B減少電路中的邏輯門C減少電路中的觸發器D 減少電路中的連線31 電平異步時序邏輯電路不允許兩個或

13、兩個以上輸入信號()A. 同時改變B. 同時為1C. 同時為OD. 同時出現答案:A32 設計一個12進制計數器需要用多少個觸發器()A. 4個B. 2個C. 3個D. 6個答案:A33某觸發器的特性表如下(A、B為輸入)，則觸發器的次態為ABQn÷1說明00Q保持010S 0101Sl11翻輕A. Qn+1 =AB +,= + BCQ=AQ+ BQD n+, =A + BQ答案:C34 如果全加器的加數A=I,被加數B=I,低位的進位CI=I,則全加器的輸出和數S 及高位的進位CO分別為？()A. S=1, CO = OB. S = 0, CO = 1C. S=1, CO=ID.

14、S = 0, CO = 0答案:C35共陰極的七段數碼顯示譯碼器，若要顯示數字“5”，則七段中哪些段應該為T” ?()A. O、CS d、f、gB. b、CS es 仁 gC. s dD. bs e答案:A36.邏輯函數廠(ABC) =IlI(0,1,4,5,7)的最簡與_或表達式是()AAB+ CAB+ACQ BC+ ABOUAC+ B答案:D37.邏輯函數Y =A(B+ O + "的對偶式為() A rf = (A + BC)(C + D)口 Yr=A + (BC)C + DC Yr = A(B+ C) + CDD Yr = (AB+ C)(C + D)38將十進制數(6.625

15、)轉換成二進制數表示，其值為0答案:AA. (10J10)2B. (10.101)2C. (l 10.110)2D. (11001)2答案:D39.二進制數-0.1010的補碼是()A. 1.1010B. 1.0110C. 1.0101D. 1.1011答案:B40.當兩輸入“或非”門的輸出Z二1時，輸入X和y的取值必須（）A. 同時為1B. 同時為0C. 至少有一個為丨D. 至少有一個為0答案:B試題分類：專升本數字電路與邏輯設計_08007750題型：多選分數：2I下列邏輯表達式中正確的有（）oQ AB+ AC = AB+ AC+ BCCAABC=AB+ACO.AB + AB + B +

16、AB = 答案:A, B,D)o2邏輯函數F=Ab尸是F的對偶函數，貝IJ （A.r = FBF=F1c. fFD Ff = F O答案:B, C D3. 譯碼器74138的使能端、S2、比取什么值時輸出無效（全為）?（A. O1OB. 1O1C. O11D. 1OO答案:A, B,C4若"和分別表示n個變量的第i個最小項和最大項，則（）。A Wr =MfB嚴+Mj =1Cemi = MiD. mi Mi= 1答案:A, B5設兩輸入或非門的輸入為X和y,輸出為Z ,當Z為低電平時，有（ ）oA.x和y同為低電平.Bx和y同為高電平；C. x為低電平，y為高電平;D. X為高電平，y

17、為低電平；答案:B, C, D試題分類：專升本數字電路與邏輯設計_08007750題型:多選分數：21鐘控JK觸發器的初始狀態為】，要使JK觸發器在時鐘脈沖作用后其次態變為0,則觸發器的JK端的取值應為（）AJK=OlBJK=IOCJK=IlDJK=OO答案:A,C2邏輯函數F二Ae B和G二AC）B滿足關系（）。a.f = gBF = G 1C.F = Gd. f = g答案:A, BX3如果或非門的輸出為1,則其兩個輸入端的取值不可能是（）A. 0, 1B. 0, 0C. 1, 1D. l, 0答案:A, C,D4. PROM、GALS FLA和FPGA幾種可編程器件中，可編程的是（）A.

18、 FPGA陣列B. PLA與門陣列CGAL與門陣列D.PROM與門陣列答案:A, B, C5邏輯函數F二AB可以表示為（）AF=AB0B. r = AB + ABC. F = A BD. i答案:A, D6用A、B代表輸入，用S代表加法運算的和，C代表進位，下列有關半加器的敘述哪 些是正確的？()A. 當兩個輸入均為1時，S=IB. C=ABC. S =AB +ABD. S = A B答案B C, D7在下列邏輯函數表達式中，屬于標準與-或表達式(最小項表達武)的有()A Y(A,B) = AB + ABB r(A, B, C) = ABC + ABC + ACC K(A, B, C) = ABC + ABC + ABCD Y(A,B) = AB + AB答案:C