1、成 績 評 定 表學生姓名*班級學號*專 業(yè)*課程設計題目數(shù)字電子課程設計評語組長簽字：成績日期 2013 年7月 日課程設計任務書學 院*專 業(yè)*學生姓名*班級學號*課程設計題目1.六進制同步加法計數(shù)器（無效態(tài)：010，111）3.用集成芯片設計26進制加法器并顯示實踐教學要求與任務:1) 采用實驗箱設計、連接、調試六進制同步加法計數(shù)器。2) 采用實驗箱設計、連接、串行序列發(fā)生器。3) 采用multisim 仿真軟件建立復雜的計數(shù)器電路模型；4) 對電路進行理論分析；5) 在multisim環(huán)境下分析仿真結果，給出仿真時序圖；6) 撰寫課程設計報告。工作計劃與進度安排:第1天：1.布置課程設

2、計題目及任務。2.查找文獻、資料，確立設計方案。第2-3天： 在實驗室中設計、連接、調試三位二進制計數(shù)器及串行序列檢測器電路。第4天：1. 安裝multisim軟件，熟悉multisim軟件仿真環(huán)境。在multisim環(huán)境下建立電路模型，學會建立元件庫。2. 對設計電路進行理論分析、計算。3. 在multisim環(huán)境下仿真電路功能，修改相應參數(shù)，分析結果的變化情況。第5天：1. 課程設計結果驗收。2. 針對課程設計題目進行答辯。3. 完成課程設計報告。指導教師： 2013年6月 日專業(yè)負責人：2013 年 月 日學院教學副院長：2013 年 月 日目錄1 課程設計的目的與作用12 設計任務12

3、.1同步計數(shù)器12.2串行序列信號發(fā)生器12.3設計集成芯片計數(shù)器23設計原理23.1同步計數(shù)器23.2串行序列信號發(fā)生器33.3集成芯片計數(shù)器34實驗步驟34.1同步計數(shù)器的設計34.2串行序列發(fā)生器74.3用集成芯片設計計數(shù)器115設計總結136參考文獻13III1 課程設計的目的與作用（1） 了解同步計數(shù)器及序列信號發(fā)生器工作原理，會用分立的或集成的芯片設計并調試相應的電路。（2） 掌握計數(shù)器電路的分析，設計及應用，可以用相應的實物芯片及實驗箱設計出簡單地計數(shù)器。（3） 掌握序列信號發(fā)生器的分析，設計方法及應用。（4） 掌握用集成芯片設計N位計數(shù)器的方法。（5） 鍛煉同學們的動手能力，通

4、過理論與實際的聯(lián)系增強同學們對理論知識的理解。2 設計任務2.1同步計數(shù)器（1） 設計一個六進制同步加法計數(shù)器（無效態(tài)：010，111）。（2） 在實驗中選用合適的觸發(fā)器，組合電路可以選用與非門或與非門。（3） 根據(jù)同步計數(shù)器原理設計相應的加法計數(shù)器電路圖。（4） 根據(jù)設計好的電路圖用Multisim進行仿真，并且調試電路發(fā)現(xiàn)電路中的錯誤并加以改正。（5） 檢查無誤后用數(shù)字電子技術實驗箱及相應的元件及導線連接實物電路，并測試電路功能。2.2串行序列信號發(fā)生器（1） 設計一個序列信號發(fā)生器，其中序列為（010100）。（2） 實驗中選擇合適的芯片，可以選用與非門和與門。（3） 根據(jù)串行序列發(fā)生器

5、原理設計串行序列發(fā)生器原理圖。（4） 根據(jù)電路原理圖使用Multisim進行仿真。（5） 檢測電路功能，確保電路可以正常工作。2.3設計集成芯片計數(shù)器（1） 用集成芯片設計一個26進制加法器并顯示。（2） 根據(jù)要求選用適當?shù)男酒＃?） 在選好的芯片的基礎上設計電路。（4） 在Multisim軟件環(huán)境下進行仿真，調試電路確保電路連接正確。（5） 檢測電路的功能。3設計原理3.1同步計數(shù)器（1） 廣義的講，一切可以完成計數(shù)工作的器物都是計數(shù)器。在數(shù)字電子技術中，計數(shù)器是用來統(tǒng)計輸入脈沖個數(shù)的電路，是組成數(shù)字電路和計算機電路的基本時序部件。計數(shù)器按長度可分為：二進制，十進制和任意進制計數(shù)器。計數(shù)器

6、不僅有加法計數(shù)器，也有減法計數(shù)器。如果一個計數(shù)器既能完成累加技術功能，也能完成遞減功能，則稱其為可逆計數(shù)器。在同步計數(shù)器中，多個觸發(fā)器共用同一個時鐘信號。時鐘信號是計數(shù)脈沖信號的輸入端。（2） 時序電路的分析過程：根據(jù)給定的時序電路，寫出各觸發(fā)器的驅動方程，輸出方程，根據(jù)驅動方程帶入觸發(fā)器特征方程，得到每個觸發(fā)器的次態(tài)方程：再根據(jù)給定初態(tài)，一次迭代得到特征轉換表，分析特征轉換表畫出狀態(tài)圖。（3） 設計過程如下：時序邏 狀態(tài) 狀態(tài)轉換 最簡邏 邏輯圖輯問題 賦值 圖（表） 輯表達 選定觸發(fā) 檢查能 器類型 否自啟圖1 同步時序邏輯電路設計流程3.2串行序列信號發(fā)生器（1） 串行序列發(fā)生器可以用于

7、產生一列按照高低電平的不同順序排列的脈沖信號的電路。（2） 在觸發(fā)器組成的計數(shù)器電路中，每一個狀態(tài)都可以對應一個輸出值，可以將各個不同的輸出值作為脈沖信號的輸出。（3） 在觸發(fā)器的基礎上對每一個狀態(tài)設一個相應的輸出值，并且求出相應的輸出方程。當計數(shù)器按照脈沖信號計數(shù)時，輸出值按照設計值輸出高低電平，便可以得到脈沖信號。3.3集成芯片計數(shù)器 （1） 選擇相應的集成芯片。（2） 根據(jù)計數(shù)器位數(shù)設計相應的連線，選擇相應的置零端。把計數(shù)位數(shù)轉換成二進制數(shù)把為1的端口找出來連接到與非門上在接到置零端。4實驗步驟4.1同步計數(shù)器的設計（1） 根據(jù)要求狀態(tài)圖如下：/0 /0 /0 /0 /0000 001

8、011 100 101 110/1排列：圖2 加法器的狀態(tài)圖（2） 選擇觸發(fā)器、求時鐘方程、輸出方程、狀態(tài)方程：選擇觸發(fā)器： 在所有觸發(fā)器中J、K觸發(fā)器功能齊全、使用靈活。在此選用J、K觸發(fā)器（實驗連接實物時用兩個74LS112芯片）。求時鐘方程： 采用同步時鐘，所以取： 求輸出方程： A確定約束項：由所給計數(shù)要求可得，無效狀態(tài)為010、111 。對應的最小項、為約束項。 B求狀態(tài)方程： 根據(jù)狀態(tài)圖，由現(xiàn)態(tài)及對應的次態(tài)列出關于次態(tài)卡諾圖如下：0 00 01 11 10 001011100×××1101110×××000 圖3 次態(tài)的卡

9、諾圖 上圖為整體上列出的卡諾圖，要求狀態(tài)方程必須要分別列出對應的次態(tài)的卡諾圖。根據(jù)卡諾圖進行化簡求出相應的次態(tài)表達式，并且還要化成和特性方程相關的形式以便求出驅動方程。 對應的次態(tài)卡諾圖如下：00 00 01 11 10 00 01 11 10 1001×1 010×11×001×0 （a）卡諾圖 （b）卡諾圖0 00 01 11 10 1110×10×0 （c）卡諾圖圖4 各觸發(fā)器次態(tài)的卡諾圖顯然，由圖4所示的各個觸發(fā)器的卡諾圖可以得到狀態(tài)方程如下：C求驅動方程： J、K觸發(fā)器的特性方程為：與上式中狀態(tài)方程相比較可以得到驅動方程如下

10、： （3） 畫邏輯電路圖： 根據(jù)所選用的觸發(fā)器和時鐘方程、驅動方程畫出實驗接線圖如下：圖5 六進制同步加法計數(shù)器（無效態(tài)：010，111）邏輯電路圖（4）檢查電路能不能自啟動： 將無效狀態(tài)010、111代入狀態(tài)方程可以得到： 010 100 （有效狀態(tài)）111 000 （有效狀態(tài)）能夠自啟動。（5）實驗儀器 、數(shù)字電子技術試驗箱一個、萬用表一個 、集成芯片：74LS112兩片、74LS00一片 、導線若干（6）實驗結論: 經過實驗可知，電路滿足時序圖變化，并且可以自啟動。4.2串行序列發(fā)生器（1） 根據(jù)串行序列發(fā)生器的要求，正好六個狀態(tài)。可以在六進制同步加法計數(shù)器（無效狀態(tài)是：000、100）

11、的基礎上加一個輸出狀態(tài)。（2）狀態(tài)表如下：表1 編碼后的狀態(tài)表Y001001010110101111001110 （2） 狀態(tài)圖如下：/0 /1 /0 /1001 010 011 101 110111/0 /0圖6 串行序列發(fā)生器的設計（檢測序列010100）狀態(tài)圖（3）根據(jù)上圖可以列出關于Y的輸出狀態(tài)卡諾圖如下: 00 01 11 10 10×001×100 圖7 Y的卡諾圖（4）根據(jù)以上卡諾圖化簡可以得到Y的表達式： （5）求輸出方程： A確定約束項：由所給計數(shù)要求可得，無效狀態(tài)為000、100 。對應的最小項、為約束項。 B求狀態(tài)方程： 根據(jù)狀態(tài)圖，由現(xiàn)態(tài)及對應的次態(tài)

12、列出關于次態(tài)卡諾圖如下： 00 01 11 10 00101010111110001111 圖8次態(tài)的卡諾圖 上圖為整體上列出的卡諾圖，要求狀態(tài)方程必須要分別列出對應的次態(tài)的卡諾圖。根據(jù)卡諾圖進行化簡求出相應的次態(tài)表達式，并且還要化成和特性方程相關的形式以便求出驅動方程。 對應的次態(tài)卡諾圖如下：00 00 01 11 10 00 01 11 10 10111 101011101 （a）卡諾圖 （b）卡諾圖0 00 01 11 10 1010101 （c）卡諾圖圖9各觸發(fā)器次態(tài)的卡諾圖顯然，由圖4所示的各個觸發(fā)器的卡諾圖可以得到狀態(tài)方程如下： C求驅動方程： J、K觸發(fā)器的特性方程為： 與上式中

13、狀態(tài)方程相比較可以得到驅動方程如下： (6)實驗接線圖如下：圖10 串行序列發(fā)生器的設計（檢測序列010100）的邏輯電路圖 （1） （7）經檢測，當開關S1a開合產生脈沖時小燈泡會按照010100序列亮暗。即電路可以產生010100序列的脈沖序列。脈沖序列如下圖所示：圖11串行序列發(fā)生器的設計（檢測序列010100）的檢測波形圖4.3用集成芯片設計計數(shù)器（1）根據(jù)實驗要求，要設計26進制計數(shù)器，在此選用74LS161芯片做26進制計數(shù)器。（2）芯片功能介紹： 74LS161狀態(tài)表：表2 74LS161芯片的狀態(tài)表輸入輸出注CO清零置數(shù)0 x x x x x x x x1 0 x x 1 1

14、1 1 x x x x1 1 0 x x x x x x1 1 x 0 x x x x x0 0 0 0計數(shù)保持保持00異步清零功能當=0時，計數(shù)器清零。從表中可以看出，在=0時，其他輸入信號都不起作用，由時鐘觸發(fā)器的邏輯特性知道，其異步輸入端信號是優(yōu)先的，=0正是通過復位計數(shù)器也即是異步清零的。同步并行置數(shù)功能當=1、=0時，在上升沿操作下，并行輸入數(shù)據(jù)進入計數(shù)器，使=。二進制同步加法計數(shù)功能當=1時，若，則計數(shù)器對信號按照8421編碼進行加法計數(shù)。保持功能當=1時，若，則計數(shù)器將保持原來狀態(tài)不變。對于進位輸出信號有兩種情況，如果=0，那么=0；若是=1，則。（3）實驗中選異步清零端清零。由

15、于是26進制計數(shù)器，。那么置零信號表達式=。計數(shù)時=1、。（4）設計電路圖如下：圖12 26進制加法器的邏輯電路圖（5）經過仿真，以上電路隨著脈沖信號的加入，計數(shù)器按照26個數(shù)進行循環(huán)，符合26進制計數(shù)器的要求。5設計總結經過本次數(shù)電課程設計，我對常用邏輯元件（如74LS112、74LS161、74LS08、74LS00等）、數(shù)字電路的分析與設計有了更進一步的學習和了解。同時，通過這次課程設計，我對所學的數(shù)字電子技術基礎知識有了更進一步的鞏固，為以后進一步學習數(shù)字電子技術及其相關專業(yè)知識打下跟堅實的基礎。數(shù)字電子技術課程設計是學習數(shù)字電子技術的一個重要環(huán)節(jié)，對鞏固理論知識、加深對數(shù)字電子技術課

16、程內容的理解、培養(yǎng)理論聯(lián)系實際的能力都有很大的幫助。在實驗過程中，通過對基本儀器的使用、元器件的檢測及使用、電路的連接、電路調試及故障的排除，還有數(shù)據(jù)的記錄、分析、總結等環(huán)節(jié)，培養(yǎng)了我們進行科學實驗、解決實際問題的能力，而且還培養(yǎng)了我們嚴謹求實的科學研究作風。為我們以后的學習乃至于就業(yè)等有很大的幫助。本次課程設計中，我遇到了不少問題，我了解到了光有理論知識不能很好的完成這個任務。通過查閱資料，與同學共同研究，不斷地摸索和實踐，最終把各個問題完全解決。在設計電路時，經過多次的調試、運行、修改，最終設計出了計數(shù)器和脈沖序列發(fā)生器。而且通過實驗中的仿真環(huán)節(jié)，我們對Multisim的使用有了進一步的學習，對該軟件的使用更加熟練，可以獨立完成電路的構建與仿真，并且學會了用Multisim解決一些實際問題，讓我了解到了實踐的重要性。6參考文獻1 閻石.數(shù)字電子技術.4版.北京：高等教育出版社,1998.2 康光華.電子技術基礎：數(shù)字部分.4版.北京：高等教育出版社,2000年.3 蔡惟錚.集成電