1、數(shù)字電路實驗講義目 錄1 數(shù)字電路實驗箱簡介2 實驗一 基本門電路和觸發(fā)器的邏輯功能測試 3 實驗二 常用集成組合邏輯電路（msi）的功能測試及應(yīng)用4 實驗三 常用中規(guī)模集成時序邏輯電路的功能及應(yīng)用5 實驗四 組合邏輯電路的設(shè)計6 實驗五 時序邏輯電路的設(shè)計7 實驗六 綜合設(shè)計實驗8 附錄 功能常用芯片引腳圖數(shù)字電路實驗箱簡介tpe系列數(shù)字電路實驗箱是清華大學(xué)科教儀器廠的產(chǎn)品，該實驗箱提供了數(shù)字電路實驗所必需的基本條件。如電源，集成電路接線板，邏輯電平產(chǎn)生電路，單脈沖產(chǎn)生電路和邏輯電平測量顯示電路，實驗箱還為復(fù)雜實驗提供了一些其他功能。下面以jk觸發(fā)器測試為例說明最典型的測試電路，圖1為74l

2、s112雙jk觸發(fā)器的測試電路。其中sd、rd 、j、k為電平有效的較入信號，由實驗箱的邏輯電平產(chǎn)生電路提供。cp為邊沿有效的觸發(fā)信號，由單脈沖產(chǎn)生電路提供。和為電路的輸出，接至邏輯電平測量顯示電路，改變不同輸入的組合和觸發(fā)條件，記錄對應(yīng)的輸出，即可測試該觸發(fā)器的功能。圖1. jk觸發(fā)器測試電路實驗一 基本門電路和觸發(fā)器的邏輯功能測試一、 實驗?zāi)康?、掌握集成芯片管腳識別方法。2、掌握門電路邏輯功能的測試方法。3、掌握rs觸發(fā)器、jk觸發(fā)器的工作原理和功能測試方法。二、實驗設(shè)備與器件1、數(shù)字電路實驗箱2、萬用表3、雙列直插式組件74ls00：四2輸入與非門74ls86：四2輸入異或門74ls1

3、12：雙j-k觸發(fā)器三、實驗原理與內(nèi)容1、測試與非門的邏輯功能74ls00為四2輸入與非門，在一個雙列直插14引腳的芯片里封裝了四個2輸入與非門，引腳圖見附錄。14腳為電源端，工作時接5v,7腳為接地端，1a，113和1y組成一個與非門，。剩余三個與非門類似。按圖11連接實驗電路。改變輸信號，測量對應(yīng)輸出，填入表11中，驗證其邏輯功能。圖11 74ls00測試電路表11 74ls00測試結(jié)果1a1b1y000110112、測試基本rs觸發(fā)器功能兩個與非門相接可構(gòu)成基本rs觸發(fā)器，r、s為觸發(fā)器的清0和置1輸入端。輸入低電平有效。r、s同時為1時，清0置1都無效，維持原狀。當(dāng)r、s同時為0時。端

4、都輸出1，并沒有不確定輸出，但不滿足互補(bǔ)的關(guān)系。當(dāng)r，s同時由0變成1以后，q端和的輸出滿足互補(bǔ)條件，但q端可能有不確定的輸出產(chǎn)生。基本rs觸發(fā)器的測試電路如圖12所示。圖12 基本rs觸發(fā)器測試電路（1）按表12的順序在r和s端輸入信號，觀察并記錄端輸出，并說明觸發(fā)器執(zhí)行的是什么操作。表12基本rs觸發(fā)器測試結(jié)果 表13基本rs觸發(fā)器測試結(jié)果續(xù)rsq功能說明rsq功能說明0100111110001111（2）重新連接電路將r和s并聯(lián)，按表13控制輸入信號即控制r和s同時由0變成1，多次重復(fù)，觀察r和s為1時q和端的狀態(tài)，是否有不同的組合，以正確理解不定狀態(tài)的含義。3、jk觸發(fā)器功能測試74l

5、s112為雙jk觸發(fā)器，該器件為16腳芯片，16腳為電源端，8腳為接地端，標(biāo)號帶1的信號端組成一個jk觸發(fā)器，剩余為另一個jk觸發(fā)器。例如：1cp、1j、1k為第一個jk觸發(fā)器的cp端j端和k端。相應(yīng)輸出為1q和1，1rd和1sd分別是其直接清0和直接置1端，jk觸發(fā)器的特性方程是，圖13是其測試電路，按表14順序測試其功能。圖13 74ls112測試電路表14 74ls112測試結(jié)果cpjkqn功能說明01xxxx10xxxx11000110011101011011111001110111110111114、自行安排測試電路。測試74ls86四2輸入異或門的功能。74ls86的原理和引腳請參

6、閱附錄。四、實驗報告要求1、按照實驗內(nèi)容的要求記錄其對應(yīng)的結(jié)果，畫出其邏輯圖，寫出其對應(yīng)表達(dá)式。并且解釋實驗結(jié)果。2、簡要說明測試過程的注意事項。3、回答思考題。五、思考題1、如何判別你所測試的邏輯門電路的功能是否正確？2、如果測試的邏輯門電路的功能不對，你如何查找原因？實驗二 常用集成組合邏輯電路（msi）的功能測試及應(yīng)用 一、實驗?zāi)康?、掌握常用中規(guī)模集成組合邏輯電路的功能。2、掌握常用中規(guī)模集成組合邏輯電路的測試方法。3、掌握常用中規(guī)模集成組合邏輯電路的應(yīng)用。二、實驗設(shè)備與器件1、數(shù)字電路實驗箱2、萬用表3、雙列直插式組件74ls138三線一八線譯碼器一片74ls151八選一數(shù)據(jù)選擇器一

7、片74ls20二一4輸入與非門三、實驗原理及內(nèi)容1、譯碼器基本功能的測試74ls138為三線八線二進(jìn)制譯碼器。c、b、a為代碼輸入端，c是高位，g1、g2a、g2b為使能端，當(dāng)g1為高g2a、g2b為低時，使能有效。c、b、a三位代碼的每種組合有相應(yīng)的yi譯碼輸出。例如cba為110時，y6有效輸出0。其余yi無效輸出1.對應(yīng)值為輸出yi的邏輯式為：，mi是變量c，b，a的最小項。按圖21連接測試電路。并按表21測試其基本功能。圖21 74ls138測試電路表21 74ls138功能測試表輸 入輸出使能端選擇端y0y1y2y3y4y5y6y7gg2ag2bcbax10xxxx01xxx0xxx

8、xx1000001000011000101000111001001001011001101001112、數(shù)據(jù)選擇器的功能測試74ls151為八選一數(shù)據(jù)選擇器，c，b，a為通道信號，g為低有效的使能端，d0d7為數(shù)據(jù)輸入端，y為輸出端，是其互補(bǔ)輸出，當(dāng)g為低時器件根據(jù)c，b，a的值從d0d7中選擇一個送到y(tǒng)端輸出。例如，cba為011時，y=d3，y的邏輯式為： 式中為cba的最小項。表22是74ls151的功能表。自行安排實驗電路和數(shù)據(jù)表格測試其基本功能。表22 74ls151的功能表輸 入輸 出使能g選擇ycbah×××lhlllld0lllhd1llhld2l

9、lhhd3lhlld4lhlhd5lhhld6lhhhd73、圖22是以74ls138為基礎(chǔ)構(gòu)成的組合電路，連接電路并測試和記錄其輸入、輸出關(guān)系。說明實現(xiàn)了何種邏輯功能。圖22 74ls138應(yīng)用電路4、圖23是以74ls151為基礎(chǔ)構(gòu)成的組合電路。連接電路并測試和記錄，其輸入輸出關(guān)系。并說明實現(xiàn)了何種功能。圖23 74ls151應(yīng)用電路四、實驗報告要求1、按實驗步驟記錄所要求的數(shù)據(jù)，完成各功能表，解釋實驗結(jié)果。2、簡要說明譯碼器和數(shù)據(jù)選擇器的邏輯功能測試方法。3、若發(fā)生故障，試給出原因分析。4、回答思考題。五、思考題1、中規(guī)模集成芯片的使能端具有什么作用？舉例說明。2、什么是低電平有效？舉例

10、說明。3、三線八線譯碼器能實現(xiàn)幾個輸入變量、幾個輸出變量的邏輯函數(shù)？4、八選一數(shù)據(jù)選擇器能實現(xiàn)幾個輸入變量、幾個輸出變量的邏輯函數(shù)？實驗三 常用中規(guī)模集成時序邏輯電路的功能及應(yīng)用一、實驗?zāi)康?、掌握常用中規(guī)模集成時序邏輯電路的測試方法。2、掌握常用中規(guī)模集成計數(shù)器，寄存器的邏輯功能。3、掌握常用中規(guī)模集成時序邏輯電路的應(yīng)用及功能擴(kuò)展。二、實驗設(shè)備與器件1、 數(shù)字電路實驗箱。2、萬用表。3、雙列直插式組件74ls194四位雙向移位寄存器一片74ls161同步四位二進(jìn)制加法計數(shù)器一片74ls90異步二一五一十進(jìn)制計數(shù)器一片74ls00四2輸入與非門一片三、實驗原理和內(nèi)容1、二進(jìn)制計數(shù)器功能測試74

11、ls161是四位二進(jìn)制同步加法計數(shù)器，帶有異步清零和同步預(yù)置及使能功能rd為異前清0輸入端，ld為同步預(yù)置輸入端s1，s2為使能端。d3d0為預(yù)置輸入數(shù)據(jù)端。q3q0為計數(shù)輸出，c為進(jìn)位輸出端。表31為74ls161的功能表。表3-1 74ls161的功能表清零rd預(yù)置ld使能時鐘預(yù)置數(shù)據(jù)輸入輸出s1s2cpd0d1d2d3q0q1q2q3l××××××××llllhl××d0d1d2d3d0d1d2d3hhl××××××保持hh

12、15;l×××××保持hhhh××××計數(shù)圖31 74ls161基本測試電路按圖31連接測試電路，并按以下步驟進(jìn)行測量。（1）rd=0，測量其輸出，說明其功能。（2）rd=1,ld=0,cp；測量輸出，說明其功能。（3）rd=1,ld=1,ep=1,et=o,cp；測量輸出，說明其功能。（4）rd=1,ld=1,ep=0,et=1,cp；測量輸出，說明其功能。（5）rd=1,ld=1,ep=1,et=1,cp；測量輸出，并畫出狀態(tài)轉(zhuǎn)換圖，說明其功能。2、十進(jìn)制計數(shù)器的功能測試74ls90為二五十進(jìn)制計數(shù)器

13、，s9（1），s9（2）為置九輸入端，r0（1），r0（2）為清零輸入端，cp0為二進(jìn)制數(shù)器輸入端，對應(yīng)輸出為q0，cp1為五進(jìn)制計數(shù)器的輸入端，對應(yīng)的輸入為q3，q2，q1。表32是74ls90的功能表。自行安排測試電路，測試其置九、清零和二進(jìn)制，五進(jìn)制及十進(jìn)制計數(shù)功能。表32 74ls90功能表復(fù)位輸入置位輸入時鐘輸出r0（1）r0（2）r9（1）r9（2）cpq0q1q2q3hhl××llllhh×l×llll××hh×hllll×l×計數(shù)l××l計數(shù)×ll×

14、計數(shù)×l×l計數(shù)3、任意進(jìn)制計數(shù)器圖32為74ls161加上反饋清零后構(gòu)成的十二進(jìn)制計數(shù)器。（1）連接電路測試其計數(shù)狀態(tài)轉(zhuǎn)換關(guān)系。（2）自行修改電路用反饋預(yù)置實現(xiàn)相同狀態(tài)轉(zhuǎn)換關(guān)系。圖32 74ls161應(yīng)用電路4、移位寄存器功能測試74ls194為四位雙向移位寄存器，rd為異步清定輸入端，s1，s0為功能控制端，配合cp正沿可實現(xiàn)保持、左移、右移和并行輸入的功能。表33 74ls194的功能表。自行設(shè)計測試電路，測試其功能。33 74ls194的功能表序號清零rd輸入輸出控制信號串行輸入時鐘脈沖cp并行輸入qdqcqbqas1s0左移dsl右移dsrabcd1l×

15、××××××××llll2h××××h(l)××××3hhh××dcbadcba4hhlh×××××h5hhll×××××l6hlh×h××××h7hlh×l××××l8hll×××

16、5;×××四、實驗報告要求1、按實驗內(nèi)容要求記錄實驗數(shù)據(jù)，說明其邏輯功能。2、若發(fā)生故障，試給出原因分析。3、總結(jié)中規(guī)模集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器的方法。4、回答思考題。五、思考題1、同步預(yù)置與異步預(yù)置，在設(shè)計應(yīng)用電路時有何不同。實驗四 組合邏輯電路的設(shè)計一、實驗?zāi)康?、掌握組合邏輯電路的一般設(shè)計方法。2、掌握msi實現(xiàn)組合邏輯電路的方法。2、 掌握msi的功能擴(kuò)展。二、設(shè)計要求1、設(shè)計一個全減器，設(shè)ai、bi、ci-1分別為某位的被減數(shù)、減數(shù)低一位的借位，si和ci分別為該位的差和向高一位的借位，要求用msi實現(xiàn)。2、設(shè)計三個開關(guān)控制一個燈的電路，要求任一開關(guān)

17、都可隨意控制燈的亮與滅，試用兩種不同的方法（ssi，msi）實現(xiàn)。3、試用兩片并行加法器（74ls283）和必要的門電路設(shè)計一個bcd碼加法器。根據(jù)bcd的運算規(guī)則，當(dāng)兩數(shù)之和小于或等于9（1001）時，所得結(jié)果即為輸出；當(dāng)所得結(jié)果大于9（10101111）或有進(jìn)位時，則應(yīng)加6（0110），這樣一方面給出進(jìn)位輸出信號，同時得到一個小于9的輸出結(jié)果。4、試用兩片八線一三線優(yōu)先編碼器（74ls148）設(shè)計一個十六線一四線優(yōu)先編碼器，要求輸入低電平有效，輸出高電平有效。三、實驗報告要求1、要求有詳細(xì)的設(shè)計過程及設(shè)計原理電路圖。2、要求列出詳細(xì)的設(shè)備及元器件清單。3、要求擬定實驗測試方法，步驟及數(shù)據(jù)測

18、試表格。4、要求畫出電路接線圖，列出電路測試數(shù)據(jù)表。5、回答思考題。四、思考題1、總結(jié)用msi和ssi設(shè)計組合邏輯電路的方法與兩種方法的異同。2、完成同一邏輯功能是否用msi器件一定比用ssi器件簡單？舉例說明。3、你在設(shè)計電路與實驗調(diào)試電路中遇到哪些問題？你是如何分析和解決這些問題的？實驗五 時序邏輯電路的設(shè)計一、實驗?zāi)康?、掌握時序邏輯電路的一般設(shè)計方法。2、掌握用中規(guī)模集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器的方法。3、掌握中規(guī)模集成計數(shù)器的擴(kuò)展。二、設(shè)計要求1、試分別用74ls161、74ls90設(shè)計一個七進(jìn)制計數(shù)器。2、試選用合適器件實現(xiàn)下列狀態(tài)轉(zhuǎn)換圖。000100100011010001010110011100013、試用兩片74ls90設(shè)計一個100進(jìn)制計數(shù)器，再將其轉(zhuǎn)化為60進(jìn)制計數(shù)器。4、試用兩片74ls161采用三種不同的方法設(shè)計一個24進(jìn)制計數(shù)器。三、實驗報告要求1、要求有詳細(xì)的設(shè)計過程及設(shè)計原理電路圖。2、要求列出詳細(xì)的設(shè)備及元器件清單。3、要求擬定實驗測試方法、步驟及數(shù)據(jù)測試表格。4、要求畫出電路接