1、1第13章先進封裝技術先進封裝技術2主要內容vbgavcspvfc技術vwlp技術vmcm封裝與三維封裝3 目前的先進封裝技術包含了單芯片封裝的改進和多芯片集成的創新兩大方面。主要包括：（1）以適應芯片性能并提高互聯封裝效率的bga封裝（2）以提高芯片有效面積的芯片尺寸封裝(csp)（3）以減少制造環節和提高生產效率的晶圓級封裝（wlp）（4）以提高電路拓展芯片規模和擴展電路功能的多芯片三維立體封裝（3d）4 圖 從 qfp至晶圓級封裝513.1 bga(ball grid array)技術 -發展歷史v20世紀80年代， qfp的i/o引腳節距達到0.4-0.3mm時，使smt技術遇到了極限

2、，面臨性能與組裝的巨大障礙。一種先進的芯片封裝bga(ball grid array.球柵陣列)出現來應對上述挑戰。v該封裝是1990年美國motorola 公司與日本citizen公司共同開發的，首先在便攜式電話等設備中被采用。613.1 bga(ball grid array)技術 -發展歷史lbga的興起得到迅速發展。使封裝形式從四邊引線-二維平面陣列。l bga一出現便成為cpu、圖形芯片、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。7bga定義：bga(ball grid array）球柵陣列，它是在基板的背面按陣列方式制作出球形凸點用以代替引腳，在基板的正面裝配ic芯

3、片，是多引腳lsi芯片封裝用的一種表面貼裝型技術。8 bga可以使芯片做的更小 9bga的特點主要有：v(1)i/o引線間距大(如1.27毫米)，可容納的i/o數目大 ；例如，引腳中心距為1.5mm的360引腳bga僅為31mm見方；而引腳中心距為0.5mm的qfp 280引腳，邊長為32mm.v(2)封裝可靠性高(不會損壞引腳)。焊點缺陷率低(1ppm/焊點),焊點牢固。v(3)管腳水平面同一性較qfp容易保證，因為焊錫球在溶化后可以自動補償芯片與pcb之間的平面誤差。v(4)回流焊時，焊點之間的張力產生良好的自對中效果，允許有50的貼片精度誤差。10 v(5)有較好的電特性，由于引線短，導

4、線的自感和導線間的互感很低，頻率特性好。v(6)能與原有的smt貼裝工藝和設備兼容。原有的絲印機、貼片機和回流焊設備都可使用。v(7)引腳可超過200500，是多引腳lsi 用的一種表面貼裝型封裝技術。v(8)球形觸點陣列有助于散熱。11bga 的類型主要有四類:v1、塑料球柵陣列（pbga）v2、陶瓷球柵陣列 cbga（ceramic bga）v3、陶瓷圓柱柵格陣列 (ccga)v4、載帶球柵陣列（tbga）12世界上首款bga封裝的主板芯片組i850131.塑料球柵陣列（pbga）工藝流程vpbga（plastic ball grid array）vpbga的載體用材料：fr-4環氧樹脂，

5、與pcb用材料相同；v芯片通過引線鍵合技術連接到載體上表面；v采用塑封進行載體塑模；v采用陣列式低共熔點37pb/63sn焊料（約在183時發生熔化），安置到pcb載體的底部。v焊料球的尺寸約為1mm,節距為1.272.54mm。14pbga示意圖 15pbga的主要優點v成本低，易加工；v缺陷低；v裝配到pcb上質量高。162.陶瓷球柵陣列 cbga工藝vcbga載體用材料：陶瓷多層載體；v芯片連接到陶瓷載體上表面；v采用90pb/10sn焊料球（300時發生熔化），以陣列形式安置到陶瓷載體的底部。v焊料球尺寸為1mm,節距為1.27mm。17 圖 cbga結構圖18 圖 cbga實例圖19

6、3.陶瓷圓柱柵格陣列 (ccga)工藝v陶瓷體尺寸大于32平方毫米的cbga替代品；v采用90pb/10sn焊料圓柱陣列替代陶瓷載體的底面的貼裝焊球。v圓柱直徑尺寸為0.508mm,高度1.8mm,節距為1.27mm。20 圖 cbga結構圖214.載帶球柵陣列（tbga）v也稱為陣列載帶自動鍵合（array tape automated bonding,atab），是一種相對新穎的bga封裝。22vtbga優點：比其它bga封裝輕、小；電性能優良；裝配的pcb上，封裝效率高。23 vbga的興起和發展盡管解決了qfp面臨的困難。但它仍然不能滿足電子產品向更加小型、更多功能、更高可靠性對電路組

7、件的要求，也不能滿足硅集成技術發展和對進一步提高封裝效率和進一步接近芯片本征傳輸速率的要求，所以更新的封裝csp(chip size package芯片尺寸封裝)又出現了。v日本電子工業協會對csp規定是芯片面積與封裝尺寸面積之比大于80。13.2 csp技術24v定義：芯片尺寸封裝，簡稱csp, (chip scale package),是指封裝外殼尺寸不超過裸芯片尺寸的1.2倍的一種先進的封裝形式。v是近幾年流行的bga向小型化、薄型化發展的封裝。v與bga相比的優勢：csp比qfp和bga提供了更短的互連，提高了可靠性；csp與bga結構相同，只是節距（球中心距）、錫球直徑更小、密度更高

8、；csp是縮小了的bga。25csp特點：v封裝尺寸小，可滿足高密封裝；v電性能優良；v測試、篩選、老化容易；v散熱性能優良；制造工藝、設備兼容性好。26csp的基本結構 vcsp的結構主要有4部分：ic芯片，互連層，焊球（或凸點、焊柱），保護層。互連層是通過載帶自動焊接（tab）、引線鍵合（wb）、倒裝芯片（fc）等方法來實現芯片與焊球（或凸點、焊柱）之間內部連接的，是csp封裝的關鍵組成部分。csp的典型結構如下圖所示。 27csp的典型結構v 28csp的分類v柔性基板（flex circuit interposer） v剛性基板（rigid substrate interposer）

9、v引線框架式v晶圓級cspv薄膜型csp291、柔性基板封裝（flex circuit interposer） v由美國tessera公司開發的這類csp封裝的基本結構如下圖2所示。主要由ic芯片、載帶（柔性體）、粘接層、凸點（銅/鎳）等構成。載帶是用聚酰亞胺和銅箔載帶是用聚酰亞胺和銅箔組成。它的主要特點是結構簡單，可靠性高，安裝方便，可利用原有的tab（tape automated bonding）設備焊接。30柔性基板封裝 312、剛性基板封裝（rigid substrate interposer）v由日本toshiba公司開發的這類csp封裝,實際上就是一種陶瓷基板薄型封裝陶瓷基板薄型封

10、裝，其基本結構如下頁圖。它主要由芯片、氧化鋁（al2o3）基板、銅（au）凸點和樹脂構成。通過倒裝焊、樹脂填充和打印3個步驟完成。它的封裝效率（芯片與基板面積之比）可達到75，是相同尺寸的tqfp的2.5倍。32剛性基板封裝333、引線框架式csp封裝（custom lead frame）v由日本fujitsu公司開發的此類csp封裝基本結構如下頁圖所示。它分為tape-loc和mf-loc 兩種形式，將芯片安裝在引線框架上，引線框架作為外引腳，因此不需要制作焊料凸點，可實現芯片與外部的互連。它通常分為tape-loc和mf-loc 兩種形式。 34引線框架式csp354、圓片級csp封裝（w

11、afer-level package）v封裝見下頁圖。它是在圓片前道工序完成后，直接對圓片利用半導體工藝進行后續組件封裝，利用劃片槽構造周邊互連，再切割分離成單個器件。vwlp主要包括兩項關鍵技術即再分布技術和凸焊點制作技術。v它有以下特點：相當于裸片大小的小型組件（在最后工序切割分片）；以圓片為單位的加工成本（圓片成本率同步成本）；加工精度高（由于圓片的平坦性、精度的穩定性）。 36 37 5、薄膜型cspv薄膜型csp：由日本三菱電機公司開發的csp結構如圖6所示。它主要由ic芯片、模塑的樹脂和凸點等構成。芯片上的焊區通過在芯片上的金屬布線與凸點實現互連，整個芯片澆鑄在樹脂上，只留下外部觸

12、點。這種結構可實現很高的引腳數，有利于提高芯片的電學性能、減少封裝尺寸、提高可靠性，完全可以滿足儲存器、高頻器件和邏輯器件的高i/o數需求。同時由于它無引線框架和焊絲等，體積特別小，提高了封裝效率。 38 39csp應用領域v目前日本有多家公司生產csp。而且正越來越多地應用于移動電話、數碼錄像機、筆記本電腦等產品上。從csp近幾年的發展趨勢來看，csp將取代qfp成為高i/o引線ic封裝的主流。v在美國，主要用于高端電子產品領域，多芯片組件（mcm），存儲器件，尤其是i/o端子在2000以上的高性能電子產品。 40 csp封裝技術展望 v 有待進一步研究解決的問題 v csp的未來發展趨勢

13、ic制造商正致力于開發0.3m節距甚至更小的、尤其是具有盡可能多i/o數的csp產品。41 v市場預測 csp技術剛形成時產量很小，1998年才進入批量生產，2002年的銷售收入已達10.95億美元，占到ic市場的5%左右。v國外權威機構預測，全球csp的市場需求量年內將達到64.81億枚，2004年為88.71億枚， 2005年將突破百億枚大關，達103.73億枚，2006年更可望增加到126.71億枚。尤其在存儲器方面應用更快，預計年增長幅度將高達54.9%。 4213.3 倒裝芯片技術vflip chip既是一種芯片互連技術，又是一種理想的芯片粘接技術。v倒裝芯片之所以被稱為“倒裝”，是

14、相對于傳統的金屬線鍵合連接方式（wire bonding）與植球后的工藝而言的。傳統的通過金屬線鍵合與基板連接的芯片電氣面朝上，而倒裝芯片的電氣面朝下，相當于將 前者翻轉過來，故稱其為“倒裝芯片”。在圓片（wafer） 上芯片植完球后，需要將其翻轉，送入貼片機，便于貼裝，也由于這一翻轉過程，而被稱為“倒裝芯片”。 43 fc技術定義v是芯片有源區面對基板，直接通過芯片上呈陣列排列的凸點來實現芯片與襯底（或電路板）的互連。由于芯片以倒扣方式安裝到襯底上，故稱為“倒裝芯片”（flip-chip） 。44fc技術特點v提供更高的密度；v倒裝占有面積幾乎與芯片大小一致；v在所有smt表面安裝技術中，倒

15、裝芯片可以達到最小、最薄的封裝。v采用凸點結構，互聯線更短，減小了延遲，有效地提高了電性能；v芯片的熱量可通過凸點直接傳輸給襯底，散熱性能提高；v是一種高密度芯片互連技術，還是理想的芯片貼裝技術。45倒裝芯片大致工藝過程（1）圖 模具填充 圖 凸點轉移的工藝步驟 圖 完成了轉移工藝后晶圓上 的焊料凸點 圖 完成轉移工藝后從 模具板分離開的晶圓46倒裝芯片大致工藝過程（2）47 v倒裝芯片有三種主要連接形式:控制塌陷芯片連接(controlled collapse chip connection) 技術是一種超精細間距的bga型式。直接芯片連接(direct chip attach)粘結劑連接的

16、倒裝芯片(flip chip adhesive attachement)。 481、控制塌陷芯片連接（4）v是類似超細間距形式是類似超細間距形式焊球陣列間距一般為：0.2 0.254mm。焊球直徑為0.100.127mm。凸點焊料為97pb/3sn。焊球在硅片上可以采用完全分布或局部分布。 基板采用陶瓷基板umb（under- bump metallurgy）焊球底部金屬由”粘附層-擴散阻擋層-導電層”多層金屬化系統構成。 由于陶瓷可以承受較高的回流溫度，因此陶瓷被用來作為連接的基材，通常是在陶瓷的表面上預先分布有鍍au或sn的連接盤，然后進行形式的倒裝片連接。49控制塌陷芯片連接50v連接的

17、優點在于：連接的優點在于： 具有優良的電性能和熱特性 在中等焊球間距的情況下，數可以很高不受焊盤尺寸的限制 可以適于批量生產 可大大減小尺寸和重量512、直接芯片連接v和類似是一種超細間距連接。的硅片和連接中的硅片結構相同，兩者之間的唯兩者之間的唯一區別在于基材的選擇。一區別在于基材的選擇。v采用的基材是印制材料pcb。焊球組份是97pb/3sn，連接焊接盤上的焊料是共晶焊料（37pb/63sn)。v由于間距僅為0.203-0.254mm,共晶焊料漏印到連接焊盤上相當困難，所以取代焊膏漏印這種方式，在組裝前給連接焊盤頂鍍上鉛錫焊料，焊盤上的焊料體積要求十分嚴格，通常要比其它超細間距元件所用的焊

18、料多。在連接焊盤上0.051-0.127mm厚的焊料由于是預鍍的，一般略呈圓頂狀，必須要在貼片前整平，否則會影響焊球和焊盤的可靠對位。 52直接芯片連接533、粘結劑連接的倒裝芯片v連接存在多種形式，當前仍處于初期開發階段。v硅片與基材之間的連接不采用焊料，而是用粘結劑來代替。v這種連接中的硅片底部可以有焊球，也可以采用焊料凸點等結構。v采用的膠粘劑包括：各向同性和各向異性等多種類型；v基材通常選用：陶瓷、印刷板材料、柔性電路板。54fcaa55fc發展現狀v倒裝芯片在1964年開始出現，1969年由ibm發明了倒裝芯片的c4工藝（controlled collapse chip connec

19、tion， 可控坍塌芯片聯接）。 vflip-chip封裝技術與傳統的引線鍵合工藝相比具有許多明顯的優點,包括,優越的電學及熱學性能,高i/o引腳數，封裝尺寸減小等。 56 vflip-chip封裝杰出的熱學性能是由低熱阻的散熱盤及結構決定的。vflip-chip封裝另一個重要優點是電學性能。引線鍵合工藝已成為高頻及某些應用的瓶頸，使用flip-chip封裝技術改進了電學性能。如今許多電子器件工作在高頻，在過去，2-3ghz是ic封裝的頻率上限，flip-chip封裝根據使用的基板技術可高達10-40 ghz。57 v倒裝芯片幾何尺寸用一個“小”字來形容：焊球直徑小（小到0.05mm），焊球間

20、距小（小到0.1mm），外形尺寸小（1mm2）。要獲得滿意的裝配良率，給貼裝設備及其工藝帶來了挑戰，隨著焊球直徑的縮小，貼裝精度要求越來越高。v目前，12m甚至10m的精度越來越常見。58 v過去只是比較少量的特殊應用，近幾年倒裝芯片已經成為高性能封裝的互連方法，它的應用得到比較廣泛快速的發展。v目前，倒裝芯片技術已成為當今最先進的微電子封裝技術之一。它將電路組裝密度提升到了一個新高度，隨著世紀電子產品體積的進一步縮小，倒裝芯片的應用將會越來越廣泛。5913.4 wlp技術v晶圓級封裝（wafer level package,wlp）以bga技術為基礎，是一種改進和提高的csp,也稱為圓片級芯

21、片尺寸封裝（wlscsp）。v采用批量生產工藝制造技術，把芯片制造與封裝融為一體，改變了芯片制造業與封裝業的分離的局面。vwls技術發展迅速，晶圓級產品2000年市場20億只，2005年達120億只，增長速度十分驚人。60優勢v利用薄膜再分布技術，成功解決i/o間距小于70um時，引線鍵合技術不再適用（因線徑為25-32um，線端燒成球直徑為2-3倍線徑。）的技術障礙。v批量生產芯片技術；v尺寸最小的低成本封裝。61wlp的工藝技術v晶圓級封裝主要采用兩個基本工藝：(1)薄膜再分布技術工藝步驟：lic芯片上涂覆金屬布線層間介質材料；l淀積金屬薄膜用光刻法制備金屬導線 和連接的凸點焊區。l在凸點

22、焊區淀積ubm（凸 點與金屬焊區的金屬層）l在ubm上制作凸點。圖 將周邊焊點重布為焊盤陣列62 上圖為一個微處理器，它采用圓片級尺寸封裝，周邊焊盤重新連接到可焊接的面陣列焊盤上。63圖 重分布簡單過程64(2)凸點技術l焊料凸點通常為球形。l制備球柵陣列有三種方法：應用預制焊球；絲網印刷；電化學淀積（電鍍）。65 帶鈍化層的芯片焊盤 濺射薄金屬層 光刻膠旋涂與圖形化 電鍍cu和pbsn 光刻膠剝離與薄金屬層濕法刻蝕 回流凸點制備工藝流程66晶圓級封裝的可靠性v一般根據用戶要求。1、要求： -45 125，500次循環；2、要求： 0 100，800次循環.67wlp優點vwlp優點：v封裝效

23、率高；vwlp具有倒裝芯片封裝（fcp）和芯片尺寸封裝（csp）的所有優點（輕、薄、短、小）。v引線電感、引線電阻等寄生參數小，電、熱性能較好。vwlp工藝技術與芯片制造工藝設備兼容。v符合目前表面貼裝技術（smt）潮流。68wlp局限性v由于wlp的所有引出端不能擴展到管芯外形之外，這就決定了其封裝外引出端不可能很多；一般采用焊凸點的i/o數為4100，采用金凸點以fc直接鍵合的i/o數可為8400。v具體封裝工藝、結構形式、支撐設備有待優化，標準化較差。v可靠性數據的積累有限，影響使用。v需進一步降低成本。6913.5 mcm（mcp）multi chip module封裝與三維封裝技術

24、mcm封裝封裝v多芯片組件（mcm）是使用多層連線基板，再以打線鍵合、tab或c4鍵合方法將一個以上一個以上的ic芯片與基板連接,使其成為具有特定功能組件。也是專用集成電路封裝的一種模式。v主要優點：主要優點：大幅提高電路連線密度，提高封裝效率；可完成“輕、薄、短、小”的封裝設計；提高可靠性。70mcm 與smt封裝導線數目比較71mcm封裝分類封裝分類vmcm-l:層壓介質層壓介質采用多層印制電路板疊壓制成，主要用于采用多層印制電路板疊壓制成，主要用于30mhz以下產以下產品品vmcmc:基板為陶瓷或玻璃瓷基板為陶瓷或玻璃瓷采用高密度多層布線陶瓷基板制成，導體電路以厚膜印采用高密度多層布線陶瓷基板制成，導體電路以厚膜印刷技術制成。主要用于刷技術制成。主要用于3050mhz高可靠性產品高可靠性產品vmcm-d:硅或介質材料上的淀積布線硅或介質材料上的淀積布線采用薄膜多層布線硅或陶瓷基板制成，組裝密度高，主采用薄膜多層布線硅或陶瓷基板制成，組裝密度高，主要用于要用于500mhz以上的產品以上的產品72mcm封裝封裝先進封裝：先進封裝：mcm-pb