1、數字電子技術基礎實驗指導書第四稿（內部資料）電子信息工程教研室編杭州師范大學錢江學院理工分院二o一四年十月目 錄實驗一 門電路邏輯功能與測試1實驗二 組合邏輯電路（半加器、全加器）6實驗三 組合邏輯電路設計與應用9實驗四 譯碼器和數據選擇器11實驗五 msi組合器件的測試與應用15階段測試1：學期中期知識點測試項目18實驗六 觸發器：21實驗七 時序電路的分析與設計25實驗八 計數器msi芯片的測試及應用29實驗九 計數器31實驗十 綜合實驗34實驗十一 拔河游戲機綜合性實驗35實驗十二 交通燈綜合性實驗39實驗十三 數字秒表的設計44實驗十四 四路優先判決電路智力競賽搶答器設計47附錄 常用

2、ttl集成電路引出端功能圖50實驗一 門電路邏輯功能與測試一、實驗目的：1了解與熟悉基本門電路邏輯功能；2掌握門電路邏輯功能的測試方法，驗證與加深對門電路邏輯功能的認識；3熟悉門電路的外形和管腳排列，以及其使用方法。二、實驗儀器、設備、元器件：1數字邏輯電路實驗儀 1臺2四2輸入與門74ls08芯片 1片3四2輸入或門74ls32芯片 1片4六反向器74ls04芯片 1片5四2輸入與非門74ls00芯片 1片6四2輸入或非門74ls02芯片 1片7四2輸入異或門74ls86芯片 1片8示波器或萬用表9導線若干三、預習要求：1了解數字電路實驗箱的結構和使用方法；2復習門電路工作原理及相應邏輯表達

3、式；3熟悉所用門電路的管腳排列幾相應管腳的功能；4熟悉示波器和數字萬用表的使用方法四、實驗內容和步驟：實驗前按實驗儀使用說明檢查實驗儀是否正常。然后選擇實驗用的ic，按設計的實驗接線圖接好線，特別注意vcc及地線不能接錯。線接好后仔細檢查無誤后方可通電實驗。實驗中需要改動接線時，必須先斷開電源，接好后再通電實驗。1、與門、或門、非門的邏輯功能測試 與門的邏輯功能測試 74ls08按圖1.1所示要求連接電路，輸入端接邏輯開關a、b，輸出端接指示器。改變輸入狀態的高低電平，將a、b輸入端依次接成0-0，0-1，1-0，1-1狀態，進行電路仿真，觀察輸出端電平指示器的顯示狀態（亮為“1”，滅為“0”

4、），并填寫實驗結果。實驗結果填入表1.1的邏輯真值表中，并寫出輸出端y的邏輯表達式和電路的邏輯功能。 圖1.1表1.1 邏輯真值表輸 入輸出a by0 00 11 01 1邏輯表達式y =_ 邏輯功能：_ 或門的邏輯功能測試 74ls32按圖1.2所示要求連接電路，將a、b輸入端依次接成0-0，0-1，1-0，1-1狀態，觀察輸出端電平指示器的顯示狀態（亮為“1”，滅為“0”），并填寫實驗結果。實驗結果填入表1.2的邏輯真值表中，并寫出輸出端y的邏輯表達式和電路的邏輯功能。 圖1.2表1.2 邏輯真值表輸 入輸出a by0 0 0 1 1 0 1 1 邏輯表達式y = _邏輯功能：_ 非門邏輯

5、功能測試 74ls04按圖1.3所示要求連接電路，將a輸入端接邏輯開關a，依次為0、1時，觀察輸出端電平指示器的顯示狀態（亮為“1”，滅為“0”），并填寫實驗結果。實驗結果填入表1.3的邏輯真值表中，并寫出輸出端y的邏輯表達式和電路的邏輯功能。圖1.3表1.3 邏輯真值表輸 入輸出a y0 1 邏輯表達式y =_ 邏輯功能：_2、與非門、或非門、異或門的邏輯功能測試 與非門的邏輯功能測試 74ls00按圖1.4所示要求連接電路，將a、b輸入端接邏輯開關a、b，依次輸入0-0，0-1，1-0，1-1狀態，觀察輸出端電平指示器的顯示狀態（亮為“1”，滅為“0”），并填寫實驗結果。實驗結果填入表1.

6、4的邏輯真值表中，并寫出輸出端y的邏輯表達式和電路的邏輯功能。圖1.4表1.4 邏輯真值表輸 入輸出a by0 0 0 1 1 0 1 1 邏輯表達式 y =_ 邏輯功能：_ 或非門的邏輯功能測試 74ls02按圖1.5所示要求連接電路，將a、b輸入端接邏輯開關a、b，依次接成0-0，0-1，1-0，1-1狀態，觀察輸出端電平指示器的顯示狀態（亮為“1”，滅為“0”），并填寫實驗結果。實驗結果填入表1.5的邏輯真值表中，并寫出輸出端y的表達式和電路的邏輯功能，驗證輸入與輸出之間的邏輯關系。圖1.5表1.5 邏輯真值表輸 入輸出a by0 0 0 1 1 0 1 1 邏輯表達式y = _邏輯功能

7、：_ 異或門的邏輯功能測試 74ls86按圖1.6所示要求連接電路，將a、b輸入端依次接成0-0，0-1，1-0，1-1狀態，觀察輸出端電平指示器的顯示狀態（亮為“1”，滅為“0”），并填寫實驗結果。實驗結果填入表1.6的邏輯真值表中，寫出輸出端y的表達式和電路的邏輯功能，驗證輸入與輸出之間的邏輯關系。圖1.6表 1.6 邏輯真值表輸 入輸出a by0 0 0 1 1 0 1 1 邏輯表達式y =_ 邏輯功能：_3. 用與非門實現與或非邏輯功能用74ls00（即四個二輸入與非門）實現與或非邏輯y= 。寫出邏輯表達式，畫出邏輯圖，測試其功能，總結用與非實現其它邏輯功能的一般步驟。 把與或非邏輯y

8、= 轉換成與非邏輯表達式y = 。 畫出邏輯圖如圖1.7（a）所示。圖1.7 按照邏輯圖連線得到實驗測試圖，如圖1.7（b）所示。改變四輸入信號a、b、c、d的輸入狀態，觀察輸出狀態。填寫邏輯真值表1.7，得出邏輯表達式。 表1.7輸 入 信 號輸出輸 入 信 號輸出abcdyabcdy0000 1000 0001 1001 0010 1010 0011 1011 0100 1100 0101 1101 0110 1110 0111 1111 輸出邏輯表達式y =_4. 用一只異或門實現非邏輯，電路將如何連接？請畫出電路圖。五.實驗報告要求：1整理實驗數據，判斷各門電路的邏輯功能；2回答以下問

9、題：如何判斷門電路邏輯功能是否正常？門電路多余輸入端應該如何處理？（提示：接地、接電源端、輸入端并接）設計電路測試。實驗二 組合邏輯電路（半加器、全加器）一、實驗目的：1加深理解組合邏輯電路的特點和一般分析方法；2熟悉組合邏輯電路的設計方法；3驗證半加器、全加器的功能。二、實驗儀器、設備、元器件：1數字邏輯電路實驗儀 1臺 2四2輸入與非門74ls00芯片 1片3四2輸入異或門74ls86芯片 1片4六反向器74ls04芯片 1片5. 74ls283 四位二進制超前加法器 1片6示波器或萬用表三、預習要求：1復習組合邏輯電路的分析和設計方法；2復習半加器、全加器的工作原理；3根據設計任務要求，

10、設計組合邏輯電路，畫出邏輯圖。四、實驗內容和步驟：1測試半加器的邏輯功能根據圖2.1所示連接好電路。輸入a、b端分別接兩個邏輯電平開關，輸出端s、c接顏色不同的發光二極管。觀察當輸入端a、b電平變化時，輸出端s、c電平指示器的狀態。驗證邏輯狀態并填表。邏輯電平開關發光二極管1圖2.1由與非門組成的半加器電路表 2.1 邏輯真值表abcic00000101寫出邏輯表達式：ci= c = 2測試全加器的邏輯功能 用門電路組成的全加器按圖2.2所示連線，將電路的三個輸入端ai、bi和ci-1分別接邏輯開關a、b、c，兩個輸出si和ci分別接電平指示器。改變輸入信號的高、低電平，觀察輸出端的狀態變化，

11、填寫出si和ci數值（表2.2）的邏輯表達式。bci-1asici圖2.2 全加器電路圖表 2.2 邏輯真值表aibici-1siciaibici-1sici000 100 001 101 010 110 011 111 si = _ ci = _ 3. 超有進位集成4位加法器74ls283功能測試：按圖6.1（b）所示連線，為四位串行進位加法器的實驗測試圖。a與b為輸入信號，s為輸出本位和，ci為低位的進位信號，co為高位的進位信號。a3、a2、a1、a0分別接邏輯開關d、c、b、a，b3、b2、b1、b0分別接邏輯開關4、3、2、1。改變輸入a3a2a1a0、b3b2b1b0的狀態（自行設

12、計），觀察輸出端的輸出結果，并將輸出結果填入表6.1。圖2.3輸入信號輸出信號a3a2a1a0b3b2b1b0s3s2s1s0c3 表2.34. 用74ls283實現加、減法運算（允許外加門電路），畫出電路圖，并連接電路檢驗。五、實驗報告要求：1整理歸納實驗結果，并進行分析；2總結歸納組合邏輯電路的分析方法；3設計其他形式的兩位數的全加器。實驗三 組合邏輯電路設計與應用一、 實驗目的1、 熟悉組合邏輯電路的設計方法。2、 能夠對組合電路熟練應用。二、實驗原理 組合邏輯電路的設計步驟 1、邏輯抽象：根據實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯狀態的含義；2、根據邏輯描述列出真值表；3

13、、由真值表寫出邏輯表達式;4、根據器件的類型,簡化和變換邏輯表達式5、 畫出邏輯圖。三、實驗儀器及材料1、雙蹤示波器或者萬用表 一臺2、數字電路實驗儀 一臺3、器件 74ls00 2-4線譯碼器 1片74ls04 雙4選1數據選擇器 1片 四、預習要求1預習組合邏輯電路設計工作原理。2能夠對組合電路進行分析問題調試電路。五、實驗內容1. 題目需求：交通信號燈故障檢測電路。要求在非“只有一只燈亮”時給出出錯信號。完成電路設計并在數電實驗平臺上調試電路。2.3. 有一y型過道，3個入口，在三個入口相會處有一個路燈，每個入口處都有一個開關，獨立控制。任意閉合一個開關，燈亮；任意閉合2個開關，燈滅；三

14、個開關同時閉合，燈亮。設計控制路燈的邏輯電路。（高電平有效）。六、 實驗報告1、整理實驗數據、圖表并對實驗結果進行分析討論2、畫出實驗內容1、2、3的接線圖實驗四 譯碼器和數據選擇器一、實驗目的：1掌握譯碼器電路的功能、特點及其測試方法。2掌握譯碼器的級聯方法及測試方法。3掌握四選一數據選擇器的邏輯功能及測試方法。4掌握數據選擇器的級聯方法及測試方法。5掌握3線8線譯碼器的應用方法及測試。二、實驗儀器、設備、元器件：1數字邏輯電路實驗儀 1臺2雙2-4譯碼器74ls139芯片 1片3雙四選一數據選擇器714ls253芯片 1片4六反相器74ls04芯片 1片5四2輸入或門74ls32 1片63

15、-8譯碼器74ls138芯片 1片7四2輸入與非門74ls32芯片 1片8示波器或萬用表9導線若干三、預習要求：1預習譯碼器和數據選擇器的基本原理及功能;2熟悉實驗用芯片的引腳排布和功能;四、實驗內容和步驟：1. 譯碼器功能測試:74ls139雙2線4線譯碼器如圖4.1所示。圖4.1（a）為原理圖，圖4.1（b）為實驗測試連線圖。輸入端d0、d1接邏輯開關a、b，輸出y0 y3接電平指示器。改變輸入信號d0、d1的狀態，觀察輸出，寫出y0 y3的數值（表4.1）及其表達式。圖4.1表7.1 功能表d1 d0y3 y2 y1y00001 1 01 1y3 = _ y2 = _ y1 = _ y0

16、 = _2. 譯碼器的級聯應用:用雙2線4線譯碼器74ls139組成的3線8線譯碼器電路如圖4.2所示，按圖連線。輸入端d0 d2接邏輯開關0、1、2，輸出y0 y7接電平指示器。改變輸入信號d0 d2的狀態，觀察輸出，寫出y0 y7的數值（表4.2）及其表達式。74ls139圖4.2表4.2d2 d1 d0y7 y6 y5 y4 y3 y2 y1 y0000001010011100101110111y7 =_ y6 =_y5 =_ y4 = _y3 =_ y2 = _y1 =_ y0 = _3. 數據選擇器功能測試:將雙四選一數據選擇器74253按圖4.3所示連線，選擇74253，按f1鍵打

17、開74253器件真值表，掌握該器件的各管腳功能及使用方法。信號輸入端d、c、b、a分別接邏輯開關3、2、1、0，選通端a1、a0接邏輯開關b、a。在d、c、b、a狀態確定的條件下，改變選通端a1a0的狀態，觀察輸出y，并填寫實驗結果表4.3。圖4.3表4.3 功能表a1 a0dcbay0 001 0 101 1 001 1 001 由真值表可知y = _4. 數據選擇器級聯應用:雙四選一多路數據選擇器74ls253接成的八選一數據選擇器電路如圖4.4所示，按測試圖連線，選通輸入a0、a1、a2信號分別接邏輯開關a、b、c，d0-d7分別對應接邏輯開關0-7，輸出y接電平指示器。改變a2a1a0

18、和輸入d0d7的狀態（自行設計），觀察輸出y的狀態，并把實驗結果填表4.4，說明電路功能。圖4.4（a）原理圖 圖4.4(b)測試圖表4.4a2 a1 a0y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1邏輯表達式y = _功能說明：_5. 3線-8線譯碼器的應用:用一片3線8線譯碼器74ls138構成一位全減器電路。全減器真值如表4.5所示，畫出電路連線圖，并檢驗其功能。表4.5輸 入輸 出aibici-1dici0000000111010110110110010101001100011111di= _ ci= _本節思考題：1用中規模集成全加器、譯碼器、數

19、據選擇器設計一般組合電路的方法。2試用兩片8線3線優先編碼器74ls148構成16線4線優先編碼器。3試用兩片四位數值比較器cc14585構成八位數值比較器。五、實驗報告要求：1畫出實驗要求的波形圖;2總結譯碼器和數據選擇器的使用方法;3思考譯碼器和數據選擇器有何不同,有些地方是否可以互用?實驗五 msi組合器件的測試與應用二、 實驗目的1、 熟悉集成譯碼器和數據選擇器的使用方法。2、 了解集成譯碼器和數據選擇器的應用。二、實驗原理 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進行“翻譯”，變成相應的狀態，使輸出通道中相應的一路有信號輸出。常用的譯碼器有2線4線譯碼器，3線

20、8線譯碼器，還有數碼顯示譯碼器等。本實驗采用的譯碼器為2線4線譯碼器。它是一種通用的譯碼器，其邏輯符號如圖51所示。74ls139是雙2線4線譯碼器。en1，en2分別為使能端。 圖51 圖52數據選擇器是常用的組合邏輯部件之一。它由組合邏輯電路對數字信號進行控制來完成較復雜的邏輯功能。它有若干個數據輸入端d0、d1、，若干個控制輸入端a0、a1，和一個輸出端y0。在控制輸入端加上適當的信號，即可從多個輸入數據源中將所需的數據信號選擇出來，送到輸出端。使用時也可以在控制輸入端加上一組二進制編碼程序的信號，使電路按要求輸出一串信號，所以它也是一種可編程序的邏輯部件。 中規模集成芯片74ls153

21、為雙四選一數據選擇器，引腳排列如圖52所示，其中d0、d1、d2、d3為四個數據輸入端，y為輸出端，a、b為控制輸入端（或稱地址端）同時控制兩個四選一數據選擇器的工作，en為工作狀態選擇端（或稱使能端）。74ls153的邏輯功能如表51所示，當1( = 2) = 1時電路不工作，此時無論a1、a0處于什么狀態，輸出y總為零。即禁止所有數據輸出，當1 ( = 2) = 0時，電路正常工作，被選擇的數據送到輸出端，如ab= 01，則選中數據d1輸出。當0時，74ls153的邏輯表達式為 數據選擇器是一種通用性很強的中規模集成電路，除了能傳遞數據外，還可用它設計成數碼比較器，變并行碼為串行及組成函數

22、發生器。本實驗內容為用數據選擇器設計函數發生器。 用數據選擇器可以產生任意組合的邏輯函數，因而用數據選擇器構成函數發生器方法簡便，線路簡單。對于任何給定的三輸入變量邏輯函數均可用四選一數據選擇器來實現，同時對于四輸入變量邏輯函數可以用八選一數據選擇器來實現。應當指出，數據選擇器實現邏輯函數時，要求邏輯函數式變換成最小項表達式，因此，對函數化簡是沒有意義的。 例：用四選一實現函數寫出f的最小項表達式用四選一數據選擇器實現上述邏輯函數，由于選擇器只有兩個地址端a、b，而數f有三個輸入變量，此時可把變量a、b、c分成兩組，任選其中兩個變量（如a、b）作為一組加到選擇器的地址端，余下的一個變量（如c）

23、作為另一組加到選擇器的數據輸入端，并按邏輯函數式的要求求出加到每個數據輸入端d0d3的c的值。選擇器輸出y便可實現邏輯函數f。 所以四選一數據選擇器的地址端a1,a0為a、b，數據輸入端d0d3為：0，c，1。三、實驗儀器及材料1、雙蹤示波器或者萬用表 一臺2、數字電路實驗儀 一臺3、器件 74ls139 2-4線譯碼器 1片74ls153 雙4選1數據選擇器 1片 四、預習要求1預習譯碼器和數據選擇器的工作原理。2用數據選擇器對實驗內容中函數式進行預設計。五、實驗內容1、譯碼器功能測試將74ls139譯碼器按圖53接線。按圖53輸入電平分別位置，填輸出狀態表。 圖53表51輸入輸出始能選擇b

24、ay0y1y2y3hxxlllllhlhllhh2、譯碼器轉換將雙24線譯碼器轉換為38線譯碼器。（1）畫出電路轉換圖。（2）在實驗箱上接線并驗證設計是否正確（3）設計并填寫該38線譯碼器功能表。3數據選擇的測試及應用（1）將雙4選1數據選擇器74ls153參照圖53接線，測試其功能并填寫功能表(2)用74ls153實現下列函數a、構成全加器 全加器和數s及向高位進位數cn的邏輯方程為 b、 構成函數（3）分析上述實驗結果并總結數據選擇器作用。六、 實驗報告1、整理實驗數據、圖表并對實驗結果進行分析討論2、畫出實驗內容2、3的接線圖3、總結譯碼器和數據選擇的使用體會。階段測試1：學期中期知識點

25、測試項目訓練項目內容：訓練項目1：電燈開關控制電路設計需求：用與非門設計一個樓上、樓下開關控制邏輯電路，來控制樓梯上的電燈。要求在上樓前，用樓下開關打開電燈，上樓后，用樓上開關關滅電燈；或者在下樓前，用樓上開關打開電燈，下樓后，用樓下開關關滅電燈（要求有詳細的設計過程）。訓練項目2：電動機組控制電路設計需求：某學校有三個實驗室，每個實驗室各需2kw電力。這三個實驗室由兩臺發電機組供電，一臺是2kw，另一臺是4kw。三個實驗室有時可能不同時工作，試設計一邏輯電路，使資源合理分配。訓練項目3：水泵控制電路設計需求：有一個水箱由大小兩臺水泵ml和ms供水，如下圖所示，水箱中設置了3個水位檢測元件a、

26、b、c。水面低于檢測元件時，檢測元件給出高電平；水面高于檢測元件時，檢測元件給出低電平?，F要求當水位超過c點時水泵停止工作；水位低于c點而高于b點時ms單獨工作；水位低于b點而高于a點時ml單獨工作；水位低于a點時，ml和ms同時工作。試用門電路設計一個控制兩臺水泵的邏輯電路，要求電路盡量簡單。訓練項目4：火災報警電路設計需求：訓練項目5：判斷電路設計需求：訓練項目6：表決電路設計（1）需求：設計一個三人表決電路。在表決一般問題時，以多數同意為通過。在表決重要問題時，必須一致同意才能通過。用8選1數據選擇器74ls151實現該電路實現上述功能。訓練項目7：表決電路設計（2）需求：用8選1數據選

27、擇器74hc151設計一個組合邏輯電路。該電路有3個輸入邏輯變量abc和1個工作狀態控制變量m，當m=0時電路實現意見一致功能（abc狀態一致時輸出為1，否則輸出為0），而m=1時電路實現多數表決功能，即輸出與abc中多數的狀態一致。實驗六 觸發器： 一、實驗目的：1驗證基本rs觸發器、門控d觸發器、邊沿jk觸發器的邏輯功能；2熟悉常用觸發器的使用方法；二、實驗儀器、設備、元器件：1數字邏輯電路實驗儀 1臺 2四2輸入與非門74ls00芯片 1片3六反向器74ls04芯片 1片4雙jk觸發器74ls76芯片 1片5. 雙d觸發器74ls74芯片 1片6示波器或萬用表 1片三、預習要求：1復習各

28、類觸發器的電路結構及邏輯功能；2分析主從jk觸發器和維持-阻塞型d觸發器的出發邊沿有何不同；3了解觸發器之間的功能轉換方法。四、實驗內容和步驟：1基本rs觸發器功能測試按圖6.1所示連線，電路為用與非門構成的基本rs觸發器， 、 接邏輯開關a、b，q、 接指示器。改變 、 的狀態，觀察輸出q和 的狀態。填寫實驗結果入表6.1，并寫出特性方程表達式。圖6.1表6.1 功能表q功能說明00011011rs觸發器邏輯功能：_特性方程 =_rs觸發器狀態轉換圖：_2門控d觸發器功能測試按圖6.2所示連接電路，改變信號輸入段分別接邏輯開關e、d。改變e、d的輸入狀態，觀察輸出端q的狀態，填寫實驗結果表6

29、.2，并寫出其特性方程。表6.2 功能表edq功能說明00 01 10 11 圖6.2d鎖存器功能：_特性方程= _d鎖存器狀態轉換圖：_3邊沿jk觸發器的功能測試觸發器是具有記憶功能的二進制信息存貯器件，是時序邏輯電路的基本單元之一。觸發器按邏輯功能可分rs、jk、d、t觸發器；按電路觸發方式可分為主從型觸發器和邊沿型觸發器兩大類。 圖63所示電路由兩個“與非”門交叉耦合而成的基本r觸發器，它是無時鐘控制低電平直接觸發的觸發器，有直接置位、復位的功能，是組成各種功能觸發器的最基本單元。基本rs觸發器也可以用兩個“或非”門組成，它是高電平直接觸發的觸發器。 圖6-3 圖64 圖65jk觸發器是

30、一種邏輯功能完善，通用性強的集成觸發器。在結構上可分為主從型jk觸發器和邊沿型jk觸發器。在產品中應用較多的是下降邊沿觸發的邊沿型jk觸發器。jk觸發器的邏輯符號如圖64所示。它有三種不同功能的輸入端，第一種是直接置位、復位輸入端，用 和表示。在 = 0，= 1或= 0，= 1時，觸發器將不受其它輸入端狀態影響，使觸發器強迫置“1”（或置“0”），當不強迫置“1”（或置“0”）時，、都應置高電平。第二種是時鐘脈沖輸入端，用來控制觸發器翻轉（或稱作狀態更新），用cp或clk表示（在國家標準符號中稱作控制輸入端，用c表示），邏輯符號中cp端處若有小圓圈，則表示觸發器在時鐘脈沖下降沿（或負邊沿）發生

31、翻轉，若無小圓圈，則表示觸發器在時鐘脈沖上升沿（或正邊沿）發生翻轉。第三種是數據輸入端，它是觸發器狀態更新的依據，用j、k表示。jk觸發器的狀態方程為 本實驗采用74ls76雙jk觸發器，是下降邊沿觸發的邊沿觸發器，其引腳排列如圖65所示。按圖6.7所示邊沿jk觸發器電路連線，j、k、 、分別接邏輯開關j、k、s、r，cp時鐘脈沖信號接邏輯開關c，輸出q和 端接電平指示器。改變j、k狀態，觀察輸出端q和 的狀態；改變 、的狀態，觀察輸出端q和 的狀態。填寫實驗真值表6.7，并寫出其特性方程。邏輯電平開關發光二極管 圖6.7 表6.7 功能表cpj k 功能說明 0 11 0()0 01 1()

32、0 11 1() 1 01 1()1 11 1jk觸發器功能：_ jk觸發器特性方程=_端名稱為_功能：_端名稱為_功能：_jk觸發器狀態轉換圖：_4. 維持一阻塞型d發器功能測試。d觸發器是另一種使用廣泛的觸發器，它的基本結構多為維阻型。d觸發器的邏輯符號如圖68所示。d觸發器是在cp脈沖上升沿觸發翻轉，觸發器的狀態取決于cp脈沖到來之前d端的狀態，狀態方程為本實驗采用74ls74型雙d觸發器，是上升邊沿觸發的邊沿觸發器，引腳排列如圖69所示。 圖68 圖69雙d型正沿邊維持一阻塞型觸發器74ls74的引腳排列如圖69所示圖中/pr，/clr為異步置位1端，置0端（或稱異步位置，復位端）。c

33、lk為時鐘脈沖端。試按下面步驟做實驗：（1）分別在/pr，/clr端加低電平，觀察并記錄q，/q端狀態的變化。（2）令/pr，/clr端為高電平，d端分別接高，低電平，用點動脈沖作為clk，觀察并記錄當cp為0，1，時q端狀態的變化。（3）當/pr=/clr=1、clk=0（或cp=1），改變d端信號，觀察q端狀態是否變化，整理上述實驗數據，將結果填入下表56中。（4）/pr=/clr=1，將d和q端相連，clk加連續脈沖，用雙蹤示波器觀察并記錄q相對于clk的波形。 表69/pr/clrclkdqnqn+10 0xx10xx110111110(1)x五、實驗報告要求：1記錄個觸發器的邏輯功能

34、，整理實驗測試結果；2總結觸發器個輸入端的作用；3比較基本rs觸發器、門控d觸發器、邊沿jk觸發器的邏輯功能、出發方式有何不同。實驗七 時序電路的分析與設計一、實驗目的 1、掌握一般同步時序電路的功能測試方法2、學會自行設計同步時序電路。二、實驗原理分析一個時序電路：就是要找出給定時序電路的邏輯功能。1、 寫方程式經仔細觀察、分析給定的時序電路，然后逐一寫出：（1）時鐘方程：各個觸發器時鐘信號的邏輯表達式；（2）輸出方程：時序電路各個輸出信號的邏輯表達式；（3）驅動方程：各個觸發器同步輸入端信號的邏輯表達式。 2、求狀態方程把驅動方程代入相應觸發器的特性方程，即可求出時序電路的狀態方程，也就是

35、各個觸發器次態輸出的邏輯表達式。因為任何時序電路的狀態，都是由組成該時序電路的各個觸發器來記憶和表示的。3、列狀態表 把電路輸入和現態的各種可能取值，代入狀態方程和輸出方程進行計算，求出相應的次態和輸出，列成狀態表。4、畫狀態圖和時序圖畫狀態圖和時序圖時應注意以下幾點：（1）狀態轉換是由現態轉換到次態，不是由現態轉換到現態，也不是由次態轉換到次態；（2）輸出信號是現態和輸入信號的函數，不是次態和輸入信號的函數；（3）畫時序圖時要注意，只有當cp觸發沿到來時相應的觸發器才會更新狀態，否則只會保持原狀態不變。5、電路的邏輯功能說明一般情況下，用狀態表或狀態圖就可以反映電路的工作特性。但是，在實際應

36、用中，各個輸入、輸出信號都有確定的物理含義，常常需要結合這些信號的物理含義，進一步說明電路的具體功能，或者結合時序圖說明時鐘脈沖與輸入、輸出及內部變量之間的時間關系。同步時序電路設計的一般步驟。1、 分析設計要求，進行邏輯抽象，建立原始狀態圖（1）分析設計要求，確定輸入變量、輸出變量、電路內部狀態間的關系及狀態數；（2）定義輸入變量、輸出變量邏輯狀態的含義，進行狀態賦值，對電路的各個狀態進行編號；（3）按照題意建立原始狀態圖。2、進行狀態化簡，求最簡狀態圖 （1）確定等價狀態。在原始狀態圖中，凡是在輸入相同時，輸出相同、要轉換到的次態也相同的狀態，都是等價狀態。 （2）合并等價狀態，畫最簡狀態

37、圖。對電路外部特性來說，等價狀態是可以合并的，多個等價狀態合并成一個狀態，即可畫出最簡狀態圖。 3、進行狀態分配，畫出用二進制數進行編碼后的狀態圖 （1）確定二進制代碼的位數 如果用m表示電路的狀態數，用n表示要使用的二進制代碼的位數，那么根據編碼原理，應根據下列不等式來確定n： （2）對電路狀態進行編碼 n位二進制代碼有2n種不同取值，用來對m個狀態進行編碼，方案有很多種。如果選擇恰當，則可得到比較簡單的設計結果；反之，如果方案選擇不好，則設計出來的電路就會復雜。至于如何才能獲得最佳方案，目前尚無普遍有效的方法，常常要經過仔細研究，反復比較才會得到較好的方案，這里既有技巧問題，也與設計經驗有

38、關。（3）畫出編碼后的狀態圖狀態編碼方案確定之后，就可畫出用二進制代碼表示電路狀態的狀態圖。在這種狀態圖中，電路次態、輸出與現態及輸入間的函數關系都完全被確定了。4、選擇觸發器，求時鐘方程、輸出方程和狀態方程 （1）選擇觸發器 在設計時可供選擇的是jk觸發器和d觸發器，前者功能齊全使用靈活，后者控制簡單設計容易，在中、大規模集成電路中應用廣泛。至于觸發器的個數，就是用于對電路狀態進行編碼的二進制代碼的位數，即為n。（2）求時鐘方程對于同步時序電路，各個觸發器的時鐘信號都選用輸入cp脈沖即可。（3）求輸出方程可以從狀態圖中規定的輸出與現態和輸入的邏輯關系寫出輸出信號的標準與或表達式，用公式法求其

39、最簡表達式；或者由狀態圖畫出輸出信號的卡諾圖，再用圖形法求最簡表達式當然更好。要注意的是，無效狀態對應的最小項應該當作約束項處理，因為在電路正常工作時，這些狀態是不會出現的。（4）求狀態方程既可以由狀態圖直接寫出次態的標準與或表達式，再用公式法求最簡與或式；也可以畫出卡諾圖，用圖形法求次態的最簡與或式。注意不管使用哪種方法，都要盡量使用約束項無效狀態所對應的最小項進行化簡。5、求驅動方程 （1）變換狀態方程，使之具有和觸發器特性方程相一致的表達式形式。 （2）與特性方程進行比較，按照變量相同、系數相等、兩個方程必等的原則，求出驅動方程，即各個觸發器同步輸入端信號的邏輯表達式。6、畫出邏輯電路圖

40、 （1）先畫觸發器，并進行必要的編號，標出有關的輸入端和輸出端。 （2）按照時鐘方程、驅動方程和輸出方程連線。有時還需要對驅動方程和輸出方程作適當變換，以便利用規定的或已有的門電路。 7、檢查設計的電路能否自啟動 （1）將電路無效狀態依次代入狀態方程進行計算，觀察在輸入cp信號操作下能否回到有效狀態。如果無效狀態形成了循環，則所設計的電路不能自啟動，反之則能自啟動。注意計算時所使用的應該是與特性方程做比較的狀態方程，該方程就自身來說不一定是最簡的。（2）若電路不能自啟動，則應采取措施予以解決。例如，可以修改設計重新進行狀態分配，也可以利用觸發器的異步輸入端強行預置到有效狀態等。三、實驗儀器及材

41、料1數字電路實驗儀 一臺2器件： 74ls76 雙下降沿j-k觸發器 1片 74ls74 雙d觸發器 1 片74ls00 四二輸入與非門 1片74ls86 四二輸入異或門 1片74ls54 2-3-3-2輸入與或非門 1片四、預習要求1、預習同步時序電路的一般分析方法和設計方法。2、畫出實驗內容2的電路圖。五、實驗內容1、同步時序電路的功能測試圖71所示電路為一般的同步時序電路。圖中x為輸入量，z為電路的輸出。ff1，ff2用74ls76雙下降沿觸發的觸發器。完成電路的接連圖。用點動脈沖作為時鐘cp，測試電路的功能，記錄觸發器的狀態，并將結果畫成狀態轉換圖的形式。圖71 同步時序電路2、同步時

42、序電路的設計 圖中72所示為某同步時序電路的狀態轉換圖。若考慮用兩個d觸發器來實現該電路，且s0，s1，s2的q2q1狀態分別取為00，01，10來表示，寫出狀態方程、驅動方程和輸出方程，設計該電路，畫出電路圖，并用實驗驗之。圖72狀態轉換圖六、實驗報告1、記錄實驗數據并畫出實驗內容要求的狀態轉換圖。2、畫出實驗2的電路圖。3、總結時序電路特點、分析方法和設計方法。實驗八 計數器msi芯片的測試及應用一、實驗目的1、掌握計數器的工作原理。2、熟悉同步計數器的邏輯功能及其使用方法。3、熟悉用中規模集成電路計數器實現任意進制計數器。二、實驗原理 計數器是常用的中規模集成電路（msi）時序功能器件。計數器的種類