1、第2章邏輯門電路 第第2章章 邏輯門電路邏輯門電路 第2章邏輯門電路 獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件 的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。 邏輯0和1： 電子電路中用高、低電平來表示。 2.1 半導(dǎo)體器件的開關(guān)特性半導(dǎo)體器件的開關(guān)特性 1 1、二極管的開關(guān)特性二極管的開關(guān)特性 邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電 路。簡稱門電路。 基本和常用門電路有與門、或門、非門（反相器）、 與非門、或非門、與或非門和異或門等。 二極管符號： 正極 負(fù)極 uD 第2章邏輯門電路 + ui RL + uo D 開關(guān)電路 IF 0.5 0.7 iD(mA) uD(V) 伏安特性 UBR

2、 0 + ui=0V RL + uo D ui=0V時的等效電路 + + ui=5V RL + uo D 0.7V ui=5V 時的等效電路 uo uo ui0V時，二極管截止， 如同開關(guān)斷開，uo0V。 ui5V時，二極管導(dǎo)通，如 同0.7V的電壓源，uo4.3V。 二極管的反向恢復(fù)時間限制了二極管的開關(guān)速度。 Ui0.5V時， 二極管導(dǎo)通。 第2章邏輯門電路 2 2、三、三極管的開關(guān)特性極管的開關(guān)特性 NPN型三極管截止、放大、飽和3 種工作狀態(tài)的特點 工作狀態(tài)截 止放 大飽 和 條 件iB00iBIBSiBIBS 偏置情況 發(fā)射結(jié)反偏 集電結(jié)反偏 uBE0，uBC0，uBC0，uBC0

3、集電極電流iC0iCiBiCICS ce間電壓uCEVCC uCEVCC iCRc uCEUCES 0.3V 工 作 特 點 ce間等效電阻 很大， 相當(dāng)開關(guān)斷開 可變 很小， 相當(dāng)開關(guān)閉合 第2章邏輯門電路 Q2 ui iB e Rb b iC (mA) 直流負(fù)載線 VCC Rc 0 +VCC iC uo 工作原理電路 輸出特性曲線 80A 60A 40A 20A iB=0 0 UCES VCC uCE(V) 0 0.5 uBE(V) 輸入特性曲線 iB(A) Q1 Q Rc c Rb Rc +VCC bc e 截止?fàn)顟B(tài) 飽和狀態(tài) iBIBS ui=UIL0.5Vuo=+VCC ui=UIH

4、 uo=0.3V Rb Rc +VCC bc e 0.7V 0.3V 飽和區(qū) 截止區(qū) 放 大 區(qū) 第2章邏輯門電路 10k ui iB e Rb b +V CC=+5V iC uo Rc 1k c =40 ui=0.3V時，因為uBE0.5V， iB=0，三極管工作在截止?fàn)?態(tài)，ic=0。因為ic=0，所以輸 出電壓： ui=1V時，三極管導(dǎo)通，基極電流： 因為0iBIBS，三極管工作在 飽和狀態(tài)。輸出電壓： uoUCES0.3V 第2章邏輯門電路 3 3、場效應(yīng)、場效應(yīng)管的開關(guān)特性管的開關(guān)特性 iD(mA) 0uDS(V) 0 UT uGS(V) iD(mA) uGS=10V 8V 6V 4

5、V 2V 工作原理電路 轉(zhuǎn)移特性曲線輸出特性曲線 ui ui G D S RD +VDD G D S RD +VDD G D S RD +VDD 截止?fàn)顟B(tài) uiUT uo0 第2章邏輯門電路 2.2 分立元件門電路分立元件門電路 1 1、二極管與門二極管與門 +VCC(+5V) R 3k Y D1 A D2 B 5V 0V A B Y & uA uBuYD 1 D2 0V 0V 0V 5V 5V 0V 5V 5V 0.7V 0.7V 0.7V 5V 導(dǎo)通 導(dǎo)通 導(dǎo)通 截止 截止 導(dǎo)通 截止 截止 A BY 0 0 0 1 1 0 1 1 0 0 0 1 Y=AB 第2章邏輯門電路 A D1 B

6、 D2 5V 0V Y R 3k 2 2、二極管或門二極管或門 A B Y 1 u A u B u Y D 1 D2 0V 0V 0V 5V 5V 0V 5V 5V 0V 4.3V 4.3V 4.3V 截 止 截 止 截 止 導(dǎo) 通 導(dǎo) 通 截 止 導(dǎo) 通 導(dǎo) 通 A BY 0 0 0 1 1 0 1 1 0 1 1 1 Y=A+B 第2章邏輯門電路 A =40 +5V Y 電路圖 1 邏輯符號 A Y 1k 4.3k 3 3、三極管非門三極管非門 uA0V時，三極管截止，iB0，iC0， 輸出電壓uYVCC5V uA5V時，三極管導(dǎo)通。基極電流為： iBIBS，三極管工作 在飽和狀態(tài)。輸出電

7、 壓uYUCES0.3V。 mA1mA 3 . 4 7 . 05 B i 三極管臨界飽和時 的基極電流為： mA16. 0 130 3 . 05 BS I AY 0 1 1 0 AY 第2章邏輯門電路 A A1 電路圖邏輯符號 Y Y G S D B +VDD +10V RD 20k 當(dāng)uA0V時，由于uGSuA0V，小于開啟電壓UT， 所以MOS管截止。輸出電壓為uYVDD10V。 當(dāng)uA10V時，由于uGSuA10V，大于開啟電壓UT， 所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小， 只有幾百歐姆。輸出電壓為uY0V。 AY 第2章邏輯門電路 T4 +VCC(+5V) b1 A B

8、R1 3k T3 T2 T1 Y R4 100 +VCC(+5V) T5 A B TTL與非門電路T1的等效電路 D3 c1 R1 3k R2 750 R3 360 R5 3k D1 D2 2.3 TTL集成門電路集成門電路 一、一、TTL與非門工作原理與非門工作原理 第2章邏輯門電路 A BY +5V T1 T2 D3 T4 T5 R1 R2 R3 R4 4k 1.6k 130 1k 0.3V 1.0V 3.6V T2，T5 截止 1. 有一個輸入端輸入低電平有一個輸入端輸入低電平 T4 ， D3 導(dǎo)通 第2章邏輯門電路 2.1V 3.6V 3.6V T2飽和 T5深度飽和 0.7V 1.0

9、V T3，T4 截止 0.3V 2. 兩個輸入端都輸入高電平兩個輸入端都輸入高電平 A BY +5V T1 T2 D3 T4 T5 R1 R2 R3 R4 4k 1.6k 130 1k 第2章邏輯門電路 BAY uA uBuY 0.3V 0.3V 0.3V 3.6V 3.6V 0.3V 3.6V 3.6V 3.6V 3.6V 3.6V 0.3V A BY 0 0 0 1 1 0 1 1 1 1 1 0 功能表功能表 真值表真值表 邏輯表達(dá)式邏輯表達(dá)式 第2章邏輯門電路 74LS00 的引腳排列圖 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13

10、 12 11 10 9 8 74LS20 1 2 3 4 5 6 7 VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND 74LS20 的引腳排列圖 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 74LS00內(nèi)含4個2輸入與非門， 74LS20內(nèi)含2個4輸入與非門。 第2章邏輯門電路 2 2、TTL非門、或非門、與或非門、與門、或門及異或門非門、或非門、與或非門、與門、或門及異或門 14 13 12 11 10 9 8 74LS04 1 2 3 4 5 6 7 VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2

11、Y 3A 3Y GND 6 反相器 74LS04 的引腳排列圖 T4 A R1 3k T3 T2 T1 Y R4 100 +VCC T5 R2 750 R3 360 R5 3k TTL 反相器電路 A=0時，T2、T5截止，T3、T4導(dǎo)通，Y=1。 A=1時，T2、T5導(dǎo)通，T3、T4截止，Y=0。 AY TTL非門 第2章邏輯門電路 14 13 12 11 10 9 8 74LS02 1 2 3 4 5 6 7 VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND 74LS02 的引腳排列圖 T4 A B R1 T3 T2 T1 Y R4 +VCC T5 R

12、2 R3R5 T2 T1 R1 TTL 或非門電路 A、B中只要有一個為1，即高電平，如A1，則iB1就會經(jīng)過T1集 電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y0。 AB0時，iB1、iB1均分別流入T1、T1發(fā)射極，使T2、T2、T5均 截止，T3、T4導(dǎo)通，輸出為高電平，即Y1。 BAY TTL或非門 第2章邏輯門電路 14 13 12 11 10 9 8 74LS51 1 2 3 4 5 6 7 VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND 74LS51 的引腳排列圖 T4 A B C D R1 T3 T2 T1 Y R4 +VC

13、C T5 R2 R3R5 T2 T1 R1 TTL 與或非門電路 A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T2導(dǎo)通）時， T5飽和導(dǎo)通、T4截止，輸出Y=0。 A和B不全為高電平、并且C和D也不全為高電平（T2和T2同時 截止）時，T5截止、T4飽和導(dǎo)通，輸出Y=1。 DCBAY TTL與或非門 第2章邏輯門電路 二、TTL電路的特性和參數(shù) 抗干擾能力 (1)輸出高電平VOH 典型值：3.6V VOH(min) =2.4V (2)輸出低電平VOL 典型值：0.3V VOL(max) =0.4V v I & +5V V V vO v I vO 0 3.6V 0.3V 2.4V 0.4V

14、 V OFF V ON 第2章邏輯門電路 (3)輸入高電平VIH VIH(min)=VON=2.0V 保證輸出為低電平的最小輸入高電平 (4)輸入低電平VIL VIL(max)=VOFF =0.8V 保證輸出為高電平的最大輸入低電平 (5)噪聲容限 VNH= VOH(min) VON VNL= VOFF VOL(max) 第2章邏輯門電路 2. 帶負(fù)載能力 (1)輸入低電平電流IIL 典型值1.6mA (2)輸入高電平電流IIH 典型值40uA T1 R1 +5V I IH 2.1V 3.6V T1 R1 +5V I IL 1.0V 0.3V 第2章邏輯門電路 A B Y +5V T1 T2

15、T3 T4 T5 R1 R2 R3 R4 R5 T1 R1 T1 R1 +5V (3)輸出低電平電流IOL 帶灌電流負(fù)載能力_典型值16mA IOL(max)是指輸出低電平達(dá)到0.4V的最大輸出電流 T4截止 T5飽和 IOL=IC5 第2章邏輯門電路 A B Y +5V T1 T2 T3 T4 T5 R1 R2 R3 R4 R5 T1 R1 T1 R1 +5V (4)輸出高電平電流IOH 帶拉電流負(fù)載能力_典型值0.4mA IOH(max)是指輸出高電平達(dá)到2.4V的最大輸出電流 IOH=IE4 第2章邏輯門電路 (5)扇出系數(shù)NO 門電路能夠驅(qū)動同類門電路的個數(shù) NOH=IOH/IIH N

16、OL=IOL/IIL NO =min(NOH , NOL) 3.平均傳輸延遲時間tPd tPHL輸出由高電平 變?yōu)榈碗娖降臅r間 tPLH輸出由低電平 1. 變?yōu)楦唠娖降臅r間 tPHLt PLH 50% 50% tPd=(tPHL+ tPLH)/2 第2章邏輯門電路 4. 功耗 PCC=VCCICC (1)空載導(dǎo)通功耗PON 輸出為低電平時的功耗 (2)空載導(dǎo)通功耗POFF 輸出為高電平時的功耗 PON POFF 第2章邏輯門電路 TTL系列集成電路 74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型 電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。 74H：高速系列，是在

17、74系列基礎(chǔ)上改進(jìn)得到的，其典型電路 與非門的平均傳輸時間tpd6ns，平均功耗P22mW。 74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電 路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。 74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的， 其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。 74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是 應(yīng)用最廣的系列。 第2章邏輯門電路 三、三、OC門及門及TSL門門 A BY +5V T1 T2 D3 T4 T5 R1 R2 R3 R4 4k 1.6k 130 1k A BY +5V T1 T

18、2 D3 T4 T5 R1 R2 R3 R4 4k 1.6k 130 1k ？ 第2章邏輯門電路 OC 與非門的電路結(jié)構(gòu) A B +VCC Y R Y A B C D & & OC 門線與圖 +VCC R Y1 Y2 T1 T2 T3 uB1 問題的提出：為解決一般TTL與非門不能線與而設(shè)計的。 A、B不全為1時，uB1=1V，T2、T3截止，Y=1。 接入外接電阻R后： A、B全為1時，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。 BAY 外接電阻R的 取值范圍為： ILOL OLCC mII UV max IHOH OHCC mInI UV min R OC門 第2章邏輯門電路 TSL門

19、 國標(biāo)符號 T4 A R1 3k T3 T2 T1 Y R4 100 +VCC(+5V) T5 R2 750 R3 360 R5 3k A E & EN Y E D 電路結(jié)構(gòu) E0時，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平， 因而T2T5均截止，輸出端開路，電路處于高阻狀態(tài)。 結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。 E1時，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信 號A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即： Y=A，A0時Y1，為高電平；A1時Y0，為低電平。 第2章邏輯門電路 TSL門的應(yīng)用： G1 總線 A B E 1 EN Y 1 EN 1

20、A E 1 EN B 1 EN 1 1 EN E1 A1 1 EN E2 A2 1 EN En An (a) 多路開關(guān)(b) 雙向傳輸(c) 單向總線 G1 G2 G1 G2 G2 Gn 作多路開關(guān)： E=0時，門G1使 能，G2禁止， Y=A；E=1時， 門G2使能，G1 禁止，Y=B。 信號雙向傳輸： E=0時信號向右 傳送，B=A； E=1時信號向左 傳送，A=B 。 構(gòu)成數(shù)據(jù)總線：讓各門的控 制端輪流處于低電平，即任何 時刻只讓一個TSL門處于工作 狀態(tài)，而其余TSL門均處于高 阻狀態(tài)，這樣總線就會輪流接 受各TSL門的輸出。 第2章邏輯門電路 2.3 CMOS集成門電路集成門電路 1

21、 1、CMOS非門非門 uA +VDD +10V TP TN +VDD +10V +VDD +10V S S RONP RONN 10V 0V (a) 電路(b) TN截止、TP導(dǎo)通(c) TN導(dǎo)通、TP截止 uY uY uY （1）uA0V時，TN截止，TP導(dǎo)通。輸出電壓uYVDD10V。 （2）uA10V時，TN導(dǎo)通，TP截止。輸出電壓uY0V。 AY 第2章邏輯門電路 2 2、CMOS與非門、或非門、與門、或門、與或非門和異或門與非門、或非門、與門、或門、與或非門和異或門 CMOS與非門 B Y +VDD A TP1 TN1 TN2 TP2 BAY A、B當(dāng)中有一個或全 為低電平時，TN

22、1、TN2 中有一個或全部截止， TP1、TP2中有一個或全 部導(dǎo)通，輸出Y為高電 平。 只有當(dāng)輸入A、B全為 高電平時，TN1和TN2才會 都導(dǎo)通，TP1和TP2才會都 截止，輸出Y才會為低電 平。 第2章邏輯門電路 B Y +VDD A TN1 TP2 TN2 TP1 CMOS或非門 BAY 只要輸入A、B當(dāng) 中有一個或全為高電 平，TP1、TP2中有一 個或全部截止，TN1、 TN2中有一個或全部 導(dǎo)通，輸出Y為低電 平。 只有當(dāng)A、B全為低 電平時，TP1和TP2才 會都導(dǎo)通，TN1和TN2 才會都截止，輸出Y 才會為高電平。 第2章邏輯門電路 與門 A B AB &1 Y=AB=AB

23、 A B & Y A B A+B 11 或 門 A B 1 Y Y=A+B=A+B & & &1 & & 1 & 1 A B C D A B C D A B C D YY Y (a) 由與非門和反相器構(gòu)成(b) 由與門和或非門構(gòu)成(c) 邏輯符號 CMOS與或非門 DCBADCBAYDCBAY 第2章邏輯門電路 & & & A B Y & CMOS異或門 BA BABA BABABAY 3 3、CMOS OD門、門、TSL門及傳輸門門及傳輸門 &1 Y A B +VDD RD 外接 A B & Y (a) 電路 (b) 符號 ABY CMOS OD門 第2章邏輯門電路 CMOS TSL門 1 1 EN A E TP2 TP1 Y TN1 TN2 A E Y +VDD (a) 電路 (b) 符號 E=1時，TP2、TN2均截止， Y與地和電源都斷開了，輸 出端呈現(xiàn)為高阻態(tài)。 E=0時，TP2、TN2均導(dǎo)通， TP1、TN1構(gòu)成反相器。 可見電路的輸出有高阻態(tài)、 高電平和低電平3種狀態(tài)， 是一種三態(tài)門。 第2章邏輯門電路 C +VDD TG ui ui uo uo TP TN C C C