1、1:打開原理圖:本篇以實例為例：從 orcad至ij allegro 布線2、點擊里出現一對話框選擇“ yes”。出現一對話框undo taming 1thi s action aff sets th# com pl* design thus ds aring the undo/reik ixifarmati on 】i工七.you will not be able t undo/kedo g尸 of the praviou& a.ctiode do yg wajit t。 cpnmiwe?旦。點擊最右邊的other”。然后在formatters:下選擇“telesis.dll”注意：part

2、 value與pcb footprint下面的兩個框一定要是pcb footprint,不然導進網表時會出錯。version: 9.00 oki 17 2004met!i st i vi outpu,ft :qcdmstgnl- netbroxst.3、這里顯示的是生成的網表保存的路徑，后綴名可默認“ net 也可改為 txt “。點擊下面的”確認“就可以生成 網表了。4、生成網表后會在 outputs下產生一個txt的或net為后綴名的網表。5、從圖中導出零件庫：:件和文件夾任第 ，創建一個新文件夾|將這個文件夾靖布到f web?共享此文件夾:定位置）我的文檔 j共享文檔 |我的電腦 i網上

3、鄰居名稱2, abto5ave 國allegro. jrl 以叮ghir 囤65工gh1 目 destg4i1 回 ddsigul j) dbk 回世戈mtpl片44 回 dcesi4 1 dslllck st0lq6-331-063q .5?nid6-3ai-o03o hi stold6-301-qq川ost010e-051-；b 曰lib在保存圖的文件夾里建一文件夾命名為“lib 。把圖另存到“lib”里在pcb圖中6、在allegro中指定零件路徑:file/export/libraries導出零件庫。allegro expert :： example-qq. brd project :

4、 d=qcd e t upshtpe log! c pl acefil e edit vi ew add di epla.y點擊后出一一對話框如下:rout e anelyz drswiitg sis. b .drawing options.text 5i工.gride.sqbcl 3s&5b .,cross-section. .lat&r itls. _ .ias卜congtr&ints. . bk-eclri.cal constramt spire adske eli. . .property defini ti ons, 一d自eihg li stsa b .標出私5卜chitliiiee卜ifser treferences.理 user preferences editoraitvwrkautosave b reviser一十葉口，/11,carttrcl_p3fteldesign_paths：displaydrwinodreeichrfilenn3nagenniglossinputmiseplotfloamshape rs ho w_ dementsignal_analyi;skill uiui_pathsijseipreferences.點擊后出現一對話框。如下:此文件制作于2008 年 8 月 1 日夜制