1、hdb3碼編譯碼電路的設計（陜西理工學院 電信工程系 通信041班，陜西 漢中，723000）摘要：在數字通信中,選擇合適在信道中傳輸的碼型是十分重要的,hdb3碼（三階高密度碼）是比較常用的信道傳輸碼型,因此hdb3碼的編譯碼就顯得非常重要。通過對hdb3編譯碼原理的分析，提出了一種基于可編程邏輯器件epm7064lc84-15實現hdb3編譯碼的方法，給出了軟件設計流程、原理圖和仿真波形。編譯碼器已通過硬件下載、測試，可用于實際電路中。此方法中由于cpld可重復編程的特點，可對其進行在線修改，便于設備的調試和運行。關鍵詞：三階高密度碼；復雜可編程邏輯器件；編譯碼design of hdb3

2、 encoding and decoding circuit gaoniniinstructor：long guangli(grade 04 class 1 major of communication engineering department of electronics and information engineering shaanxi university of technology， hanzhong of shaanxi province,723000)abstract: in digital communication, it is very important for t

3、ransmitting quality.hdb3 is the abbreviation of high density bipolar 3.its used in digital transmission,so its important to design circuit of hdb3.by analyzing the principle of hdb3 encoding and decoding,this paper gives a novel hdb3 encoding method based on epm7064lc84-15 and the flow of software d

4、esign、schematic diagram and the simulated waveform of hdb3 encoder and decoder.downloading and testing shows that this encoder and decoder has stable performance and therfore can be applied to circuitry.since cpld can be reprogrammed,it can be repaired online,thus making it convenient to debug and r

5、un the equipment.key words: hdb3；cpld；encoding and decoding 目 錄摘要：iabstract:ii第1章 緒 論21.1 課題背景21.1.1 eda技術 簡介21.1.2 maxplusii 簡介21.1.3 hdb3碼 簡介3第2章 方案論證42.1 方案一：基于 xc9572的hdb3編譯碼器42.2 方案二：基于cpld的hdb3編解碼器5第3章 hdb3編譯碼電路的設計73.1 hdb3編碼器的設計73.1.1 hdb3編碼器原理73.1.2 hdb3編碼器的設計83.2 hdb3譯碼器的設計113.2.1 hdb3譯碼器的原

6、理113.2.2 hdb3譯碼器的設計123.3 引腳鎖定13第4章 編程下載和測試14結 論15致 謝16參考文獻17附 錄a18附 錄b19第1章 緒 論1.1 課題背景1.1.1 eda技術 簡介eda（electrical design automation,電子設計自動化）技術是現代集成電路及電子整機系統設計科技創新和產業發展的關鍵技術。當前集成電路技術已進入超深亞微米工藝和片上系統（soc）階段，集成化、微型化和系統化的趨勢使得集成電路設計及以集成電路為核心的電子系統設計成為一個龐大的系統工程，離開eda技術集成電路及電子系統設計將寸步難行。 eda技術教學是培養高素質電子設計人才

7、，尤其是ic設計人才的重要途徑。eda技術的迅速發展，使我國高校電子技術的教學面臨嚴峻挑戰，它對教學思路、內容、方法和實驗手段等都提出了新的要求。近幾年，許多高校正在探索新的面向21世紀的教學方法，引進電子技術的新發展成果，開設eda課程，加強eda實驗手段，少數重點高校還獲得了教育部試點投資，建立起eda實驗室和重點教學基地。概括起來，國內高等院校開展的eda教學內容主要是在電子、通信類等課程中借助一些eda工具軟件進行演示或要求學生利用工具軟件達到設計或分析等要求。例如，在電路分析、數字電路和模擬電路等課程中使用ewb電路輔助設計和分析軟件、matlab專用分析軟件和pspice通用電路分

8、析設計軟件等進行電路的交直流分析、頻率響應分析、容差分析及電路與電子線路分析設計；在通信電路、通信原理等專業課程,使用systemview軟件進行通信系統動態仿真分析。1.1.2 maxplusii 簡介max+plus ii是美國altera公司開發可編程邏輯器件的集成環境軟件包。該軟件提供了一種與工作平臺無關,與結構無關的設計環境,用戶無需精通可編程邏輯器件內部的復雜結構(視為黑匣子), 只要從集成軟件包元件庫中調入電原理圖(軟件包中有近300個預制宏邏輯元件,可用來實現各種數字邏輯,其功能可以涵蓋絕大部分ttl電路或通用cmos電路),再作元件間連線,當打開橡皮筋功能鍵后 ,元件移動過程

9、中連線就像橡皮筋那樣保持著,給出輸入或輸出引腳標稱,然后作自動編譯、自動多器件的劃分、自動邏輯化簡,模塊自動試配(找合適的芯片, 自動分配輸入輸出引腳),定時仿真和分析,自動錯誤定位(以紅框顯示錯誤所在位置)、器件編程和驗證,以及綜合的在線求助系統;當然也可用模塊化高級語言ahdl的布爾邏輯方程式、組合邏輯、時序邏輯或綜合邏輯式來描述實現復雜的設計, 并支持輸入狀態機和真值表輸入法;還可用波形設計輸入,最適合于時序和重復的函數。尤其create default symbol功能,可把當前文件升級成一個元件對待, 這對常用的通用部件可作一個元件模塊處理,這對復雜設計特別有用。從altera,am

10、d,lattice及xilinx四大公司的軟件使用比較,altera 軟件包是最好的。可編程邏輯器件可用lt-48、lp-10、all-11、all-07、all-03加芯片適配器, 在萬用編程器上對器件燒錄。1.1.3 hdb3碼 簡介a律pcm四次群 以下的接口碼型均為為hdb3碼。hdb3碼是ami碼的改進型，稱為三階高密度雙極性碼，它克服了ami碼的長連0串現象，有利于提取位定時信號。第2章 方案論證對hdb3碼編譯碼器的設計，本文提出了兩種方案，分別如下所論。2.1 方案一：基于 xc9572的hdb3編譯碼器211 xc9572 器件介紹xc9572是xilimx公司生產的一款高性

11、能可編程邏輯器件。它內含4個36v18功能塊，并具有1600個可用系統門。其系統結構如圖所示。從結構上看，xc9572包含三種單元，即宏單元、可編程i/o單元和可編程內部連線。xilimx xc9572器件結構如附錄a 所示。其主要特點如下：所有可編程管腳間的腳對腳延時均為5；系統的時鐘速度可達到125mhz；具有72個宏單元和1600個可用系統門；可編程次數為10000次；可采用5v在線編程和擦除；擁有強大的管腳鎖定能力；每個宏單元都具有可編程低功耗模式；未用的管腳有編程接地能力；提供有編程保密位，可對設計提供加密保護以防止非法讀取；外部i/o引腳與3.3v和5v兼容。212 hdb3的編解

12、碼及實現原理用xc9572實現hdb3編譯碼設計主要有編碼、時鐘提取和譯碼三部分組成。其中編碼部分是根據hdb3編碼原理把二進制的時鐘和數據信號編碼成兩路單極性的hdb3碼輸出。hdb3編碼原理框圖如圖2-1所示。圖2-1 hdb3編碼原理框圖時鐘提取是譯碼的關鍵部分,原理是32.768mhz時鐘提兩路hdb3單級性碼的上升沿,并形成寬度2倍于32.768mhz時鐘周期寬度的脈沖,然后用此脈沖復位32.768mhz始終的16bit計數器,最后根據16bit計數器的結果產生2.048mhz時鐘.譯碼部分比較簡單.它根據hdb3碼的特點首先檢測出極性破壞點,即找出4連零碼中添加v碼的位置(破壞點位

13、置),其次去掉添加的v碼,最后去掉4連零碼中添加v碼以將其還原成單極性不歸零碼.hdb3碼譯碼原理框圖入圖2-2所示.圖2-2 hdb3碼譯碼原理框圖hdb3碼(三階高密度雙極性碼),是基帶電信設備之間進行基帶傳輸的主要碼型之一.它的主要特點是易于提取時鐘、不受直流特性影響、具有自檢能力、連時鐘提取令串小于3個等.e1信號是我國和歐洲國家電信傳輸網一次群使用的傳輸系統。e1信號由32個64kbps的pcm話路經過時分復用形成。ccitt建議g.703標準詳細規定了hdb3碼用于e1信號的標準。用xc9572實現e1信號的hdb3編解碼電路比較簡單，而且無需可調整外圍電路。本設計使用了pc44封

14、裝形式的xc9572可編程邏輯器件共有30個可編程i/o引腳、6個電源引腳和4個jtag引腳。整個設計使用了xc9572器件80%的容量。用xc9572實現hdb3編譯碼電路原理圖如附錄b所示。213 hdb3編譯碼電路原理圖在根據上述原理實現hdb3編解碼的附錄b電路中，bnc1插頭送來的hdb3信號經變壓器t1、u4及外圍器件組成的單雙變換電路后將轉換成兩路單極性碼并送給可編程邏輯電路xc9572 u5的43，44腳，然后經過可編程邏輯電路內部解碼后，從可編程邏輯電路xc9572 u5的24、25腳輸出數據和時鐘。從u5的26、27引腳輸入的數據和時鐘經其內部編碼后，將從其2和8腳輸出，而

15、后再經過u3以及外圍器件和變壓器t1組成的單雙變換電路形成hdb3碼，并從bnc2插頭輸出。2.2 方案二：基于cpld的hdb3編解碼器221 cpld 介紹cpld是complex pld的簡稱，顧名思義，其是一種較pld為復雜的邏輯元件。cpld是一種整合性較高的邏輯元件。由于具有高整合性的特點，故其有性能提升，可靠度增加，pcb面積減少及成本下降等優點。cpld元件，基本上是由許多個邏輯方塊（logic blocks）所組合而成的。而各個邏輯方塊均相似于一個簡單的pld元件（如22v10）。邏輯方塊間的相互關系則由可變成的連線架構，將整個邏輯電路合成而成。 常見的cpld元件有alte

16、ra公司的max5000及max7000系列。cypress的max340及flash370系列等，一般來說cpld元件的可邏輯閘數(gate count)約在10007000 gate 之間。222 hdb3編譯碼規則hdb3碼是ami碼的改進型，稱為三階高密度雙極性碼，它克服了ami碼的長連0串現象，有利于提取位定時信號。其編碼規則如下：（1）當信碼的連“0”個數不超過3 時，仍按ami 碼的規則編，即傳號極性交替；（2）當連“0”個數超過3 時，則將第4 個“0”改為非“0”脈沖，記為+v 或-v，稱之為破壞脈沖。相鄰v 碼的極性必須交替出現，以確保編好的碼中無直流；（3）為了便于識別，

17、v 碼的極性應與其前一個非“0”脈沖的極性相同，否則，將四連“0”的第一個“0”更改為與該破壞脈沖相同極性的脈沖，并記為+b 或-b；（4）破壞脈沖之后的傳號碼極性也要交替。例如：代碼： 1000 0 1000 0 1 1 000 0 l 1ami 碼： -1000 0 +1000 0 -1 +1 000 0 -1 +1hdb3碼： -1000 -v +1000 +v -1 +1 -boo -v +l -1其中的v 脈沖和 b 脈沖與1脈沖波形相同，用v 或b 符號的目的是為了示意是將原信碼的“0”變換成“1”碼的。hdb 3 碼的編碼規則比較復雜，但譯碼簡單。每一個破壞符號v 總是與前一非0

18、 符號同極性，從收到的符號序列中可以容易地找到破壞點v，于是也斷定v 符號及其前面的3 個符號必是連0 符號，從而恢復4 個連0 碼，再將所有-1 變成+1 后便得到原消息代碼。綜上方案一和方案二可知，在設計方法上方案二較方案一簡單、價格便宜，通俗易懂；在性能調試方面后者也較前者靈活，且穩定可靠。所以，本文采用方案二對hdb3編解碼電路進行設計。第3章 hdb3編譯碼電路的設計3.1 hdb3編碼器的設計3.1.1 hdb3編碼器原理在數字通信系統中，有時不經過數字基帶信號之間的變換，只由終端設備進行信息與數字基帶信號之間的變換，然后直接傳輸數字基帶信號。數字基帶信號的形式有許多種，在基帶傳輸

19、中經常采用ami碼（符號交替反轉碼）和hdb3碼（三階高密度雙極性碼）。1傳輸碼型：在數字復用設備中，內部電路多為一端接地，輸出的信碼一般是單極性非歸零信碼。這種碼在電纜上長距離傳輸時，為了防止引進干擾信號，電纜的兩根線都不能接地（即對地是平衡的），這里就要選用一種適合線路上傳輸的碼型，通常有以下幾點考慮：（1）在選用的碼型的頻譜中應該沒有直流分量，低頻分量也應盡量少。這是因為終端機輸出電路或再生中繼站都是經過變壓器與電纜相連接的，而變壓器是不能通過直流分量和低頻分量的。（2）傳輸型的頻譜中高頻分量要盡量少，這是因為電纜中信號線之間的串話在高頻部分更為嚴重，當碼型頻譜中高頻分量較大時，限制了信

20、碼的傳輸距離或傳輸質量。（3）碼型應便于再生定時電路從碼流中恢復位定時，若信號連“0”較長，則等效于一段時間沒有收脈沖，恢復位定時就困難，所以應該使變換后的碼型中連“0”較少。（4）設備簡單，碼型變換容易實現。（5）選用的碼型應使誤碼率較低。雙極性基帶信號波形的誤碼率比單級性信號低。根據這些原則，在傳輸線路上通常采用ami碼和hdb3碼。2 ami碼用“0”和“1”代表傳號和空號。ami碼的編碼規則是“0”碼不變，“1”碼則交替地轉換為-1和+1。當碼序列是100100011101，ami碼為：+100-1000+1-1+10-1。通常脈沖寬度為碼元寬度的一半，這種碼型交替出現正、負極脈沖，所

21、以沒直流分量，低頻分量也很少，它的頻譜如圖8-1所示，ami碼的能量集中于f0/2處（f0為碼速率）。這種碼的反變換也很容易，在再生信碼時，只要將信號整流，即可將“-1”翻轉為“+1”，恢復成單極性碼。這種碼未能解決信碼中經常出現的長連“0”的問題。3 hdb3碼的編碼規則hdb3碼的編碼規則是：當沒有4個或4個連續的“0”碼時，就按ami碼規則編碼；當出現4個或4個連續的“0”碼時，每4個連續“o”的第一個“0”的變化應視它前面相鄰的“1”的情況而定，如果它的前一個“1”的極性與前一個破壞點的極性相反而本身就是破壞點，則4個連續的“0”的第一個仍保持“0”；如果它的前一個“1”的極性與前一個

22、破壞點的極性相同而本身就是破壞點，則第一個“0”改為“1”。這一規則保證了相繼破壞點具有交替的極性，因而不會引入直流成分。4個連續“0”的第2，3個總是“0”。4個連續的“0“的第4個改為“1”，而極性與它前一個“1”的極性相同（破壞點極性交替規則）。在接收端，如果相繼接收到兩個極性相同的“1”它的前面有3個連續的“0”則將后一個“1”改為“0”如果它的前面有2個連續的“0”，則將前后兩個“1”改為“0”，這樣就恢復了原來的數據信號。4 hdb3碼編碼原理框圖如圖3-1所示 圖 3-1 hdb3碼編碼原理框圖3.1.2 hdb3編碼器的設計1. 5級偽隨機碼的產生：用原理圖輸入法，5級偽隨機碼

23、電路如圖3-2所示圖3-2 5級偽隨機碼電路對以上偽隨機碼電路圖進行編譯、時序仿真，最后包裝入庫。則5級偽隨機碼的時序仿真圖和包裝入庫元件分別如圖3-3，3-4所示。圖3-3 5級偽隨機碼的時序仿真圖3-4 5級偽隨機碼的包裝入庫元件2. hdb3編碼電路的設計，hdb3編碼電路如圖3-5所示。在同步時鐘的作用下，輸入的nrz碼流經過hdb3編碼電路輸出兩路單極性碼，這兩路單極性碼再送到“單/雙極性變換”電路，產生出雙極性歸零碼。實驗板上已設有單/雙極性變換電路。圖3-5 hdb3編碼電路3hdb3編碼原理圖輸入電路的設計綜上5級偽隨機碼和hdb3編碼電路的包裝入庫元件，可用原理圖輸入hdb3

24、編碼器電路，如圖3-6所示。圖3-6 hdb3編碼器電路通過對hdb3編碼器電路編譯，時序仿真和包裝入庫。則hdb3編碼器的時序仿真圖和包裝入庫元件分別如圖3-7，3-8所示。圖3-7 hdb3編碼器的時序仿真圖圖3-8 hdb3編碼器的包裝入庫元件3.2 hdb3譯碼器的設計3.2.1 hdb3譯碼器的原理從hdb3編碼原理可知信碼的v脈沖總是與前一個非零脈沖同極性。因此，在接收到的脈沖序列中可以很容易辨認破壞點v,于是斷定v符號及前面三個符號必是連“0”符號，從而恢復四個連“0”碼，即可以得到原信息碼。hdb3譯碼的電路原理框圖如圖3-9所示。圖3-9 hdb3碼譯碼原理框圖框圖的各部分功

25、能如下：（1）雙/單極性變換電路傳輸線來的hdb3碼加入本電路，輸入端與外電路匹配，經電壓比較器將雙極性脈沖分成兩路但極性的脈沖。（2）判決電路本電路選用合適的判決電平去除信碼經信道傳輸之后引入的干擾信號。信碼經判決電路之后成為半占空的兩路信號，相加后成為一路但極性歸零信碼。送到定時恢復電路和信碼再生電路。（3）破壞點檢測電路本電路輸入h+和h- 兩個脈沖序列。由hdb3編碼規則已知在破壞點出會出現相同極性的脈沖就是說這時b+和b-不是依次而是連續出現的，所以可以由此測出破壞點。本電路在v脈沖出現的時刻有輸出脈沖。(4)去除取代電路 在v碼出現的時刻將信碼流中的v碼及它前面的第三位碼置為“0”

26、，去掉取代節之后，再將信號整形即可恢復原來信碼。破壞點檢測與去除取代節電路一起完成信碼再生功能。（5）定時是恢復電路由隨機序列的功率譜可知，次功率譜中包含連續譜和離散譜。若信號為雙極性并且兩極性波形等概率出現時p=1-p,則在的表達式中后兩項為0，沒有離散譜存在，這對于定時回復是不利的。所以先將信碼整流為單極性嗎碼，在送入到定時恢復電路，用濾波法有信碼提取位定時。3.2.2 hdb3譯碼器的設計用原理圖輸入法：hdb3碼的譯碼的實際電路如圖3-11所示，而其中的hdb3-off模塊內部電路如圖3-10所示。圖3-10 hdb3-off模塊內部電路圖3-11 hdb3碼的譯碼的實際電路對圖3-1

27、2 hdb3碼的譯碼的實際電路進行編譯，時序仿真，最后包裝入庫。則hdb3譯碼器時序仿真和包裝入庫元件分別如圖3-12和3-13所示。圖3-12 hdb3譯碼器時序仿真圖3-13 hdb3譯碼器包裝入庫元件3.3 引腳鎖定以上對hdb3編譯碼器的仿真測試正確無誤，就應該將設計編程下載到選定的目標器件中作進一步的硬件測試，以便最終了解設計項目的正確性。這就要根據開發板的要求對設計項目的輸入輸出引腳賦予確定的引腳號，以便對其進行測試。通過選擇max+plus iicomplier菜單，進入編輯窗口，然后在“assign”項中選擇“pin/location/chip”選項在彈出的窗口中輸入要鎖定的引

28、腳。最后進行全程編譯，就將引腳信息編輯進去了。則引腳鎖定表如表3-14所示。表3-14 引腳鎖定表node namepinclk1683nrz516clk812hx17hy21hxy20clkout64第4章 編程下載和測試選“max+plus ii”選項中的“programmer”項。在programmer 窗口中選“option ”項中的硬件設置項“hardware setup”，在其下拉窗口中選 “byteblaster(mv)”。將實驗板連接好，接好電源，單擊“configure”即可進行編程下載。下載完備，下載界面如圖4-1所示。 圖4-1 下載界面hdb3編碼實現使用的cpld/f

29、pga為u1，全局時鐘為16.9344mhz（83p），hdb3時鐘為8.4672mhz（28p）偽隨機碼為5級（5p），hdb3的兩路單極性歸零碼輸出hx（17p），hy（21p），最終的hdb3雙極性歸零碼從j31輸出。hdb3譯碼實現使用的cpld/fpga為u2，hdb3編碼結果作為譯碼信號源，利用同軸電纜連接j31和j32，短接sw32的1-3，2-4，將極性分離后的hx、hy送到u2。短路clk-j15的3-4，將恢復的8.4672mhz同步時鐘送到u2全局時鐘12p，在進入hdb3-off模塊前需要加延遲，并由p64作為引出端，hxy單極性合成碼由p20引出，譯碼后的5級nrz偽隨機碼由p60引