1、數電題庫一、 數電題庫二、三、 四、 編輯整理：五、六、七、八、九、 尊敬的讀者朋友們：十、 這里是精品文檔編輯中心，本文檔內容是由我和我的同事精心編輯整理后發布的，發布之前我們對文中內容進行仔細校對，但是難免會有疏漏的地方，但是任然希望（數電題庫）的內容能夠給您的工作和學習帶來便利。同時也真誠的希望收到您的建議和反饋，這將是我們進步的源泉，前進的動力。十一、 本文可編輯可修改，如果覺得對您有幫助請收藏以便隨時查閱，最后祝您生活愉快 業績進步，以下為數電題庫的全部內容。十二、29十三、 填空題第一章1. 與（38）10等值的二進制數是 ，等值8421bcd碼是 .2. 無符號二進制數10011

2、1的等值十進制數是 ,等值八進制數是 .3. 十進制數（34.5)10=（ ）2=( ）164. (47.25）d =（ ）b =（ ）h=（ )o。5. (39.75 )10=（ )2=( ）8=( ）166. 十進制數 98 的 8421bcd 碼為 。7. ， .8. 2016個1異或起來的結果是 。9. 將2005個“1”異或起來得到的結果是 。10. 邏輯代數中的“0和“1”并不表示數量的大小，而是表示兩種相互對立的 。第二章1邏輯代數的三個重要規則是 、 、 。2。邏輯函數f=，由反演規則可寫出其反函數= ,由對偶規則知其對偶式f,= 。3邏輯函數f = ab +的對偶函數 。4、

3、設=+1，則非函數= ，對偶函數= 。5已知函數的對偶式為 + ，則它的原函數為 。6. 由一組相同變量構成的任意兩個最小項之積恒為 ，全體最小項之和恒為 。7函數f=+ac的最小項表達式為 。第三章1. 數字電路中一般只用到三極管的 和 兩種狀態。2. cmos器件的主要優點是 ,3.4. 多余的輸入端應該 .5. 三態門的輸出有 、 、 三種狀態6. 三態門的應用主要是可實現 ，oc門可實現 功能。7. 直接把兩個oc門的輸出連在一起實現“與邏輯關系的接法叫 。8. 實現數據傳輸的總線結構可選用 ,為實現“線與邏輯功能，應選用 。9. 在ttl電路中,輸入端懸空等效于 電平；10. ttl

4、 與非門的多余輸入端應接 電平。11. 在cmos或非門電路中，對未使用的輸入端應當接 。第四章1。半導體數碼顯示器的內部接法有兩種形式：共 接法和共 接法.2. 數字電路從整體來看,可以分為 電路和 電路兩大類。3. 對20個事件進行二進制編碼,至少需要 位二進制數。4. 全班50名同學各分配一個二進制代碼,而該功能用一邏輯電路來實現,則該電路稱為 ，該電路的輸出代碼至少有 位.5.組合邏輯電路產生競爭冒險的內因是 。第五章1。 觸發器按功能可分為 觸發器、 觸發器、d觸發器、t觸發器等。2一個 jk 觸發器有 個穩態,它可存儲 位二進制數。3觸發器有兩個互補的輸出端q和端,觸發器的狀態指的

5、是 端的狀態,其中現態表示為 ,次態表示為 。 4將jk觸發器轉換為d觸發器，需要將j= ，k= ；5。 當d= 時,d觸發器可實現狀態翻轉的邏輯功能.第六章1. 時序邏輯電路在某一時刻的輸出不僅與 信號有關，而且和電路的 有關。2. 數字電路按照是否有記憶功能通常可分為兩類： 、 。3. 描述時序電路的邏輯表達式為 、 和驅動方程。4. 構成一個模6的同步計數器最少要 個觸發器5. 計數器的模值是12，應取觸發器的個數至少為 。6. 時序邏輯電路按其狀態改變是否受統一定時信號控制，可將其分為 和 兩種類型7. 四位環型計數器初始狀態是1000，經過5個時鐘后狀態為 .8. 3位二進制減法計數

6、器的初始狀態為101,四個cp脈沖后它的狀態為 。第九章1. 單穩態觸發器中，兩個狀態一個為 態，另一個為 態.單穩態觸發器受到外觸發時進入 態.多諧振蕩器兩個狀態都為 態,施密特觸發器兩個狀態都為 態.2. 為了實現高的頻率穩定度,常采用 振蕩器； 3. 施密特觸發器和單穩態觸發器是一種 電路，多諧振蕩器是一種 電路。（脈沖變換/脈沖產生）4. 電源電壓為+18v的555定時器,接成施密特觸發器，則該觸發器的正向閥值點位v+及負向閥值點位v 分別為 、 5. 由555定時器構成的三種電路中, 和 是脈沖的整形電路。6. 若將一個正弦波電壓信號轉換成同一頻率的矩形波，應采用 電路。第十章1.

7、a/d轉換的基本步驟是 、 、 、 。2. adc與dac有兩個主要技術指標，分別是 和 .3. 12位d/a轉換器的分辨率為 4. 在逐次逼近型a/d和雙積分型a/d中， 轉換速度快， 抗干擾能力強。5. 8位d/a轉換器當輸入數字量10000000為5v。若只有最低位為高電平，則輸出電壓為 v；當輸入為10001000,則輸出電壓為 v。6. 有一個8位d/a轉換器，設滿度輸出為25.5v，輸入數字量為00110111,則輸出模擬電壓為 。 7. 已知被轉換的信號的上限截止頻率為10khz,則a/d轉換器的采樣頻率應高于 khz；完成一次轉換所用的時間應小于 .8. 有一個6位的d/a轉換

8、器,設滿度輸出為6。3v，輸入數字量為110111，則輸出模擬電壓為 。十四、 選擇題第1章1. 一位8進制數可以用 位二進制數來表示.a、 1 b、2 c、 3 d、42. 一位十六進制數可以用 位二進制數來表示。a、1 b、2 c、 4 d、163。 將十進制數130轉換為對應的八進制數 。a、202 b、82 c、120 d、230 第2章1已知,abcd取值使f0的情況是 。 a、1010 b、0110 c、1101 d、00112下列函數中等于a的是： 。 a、a+1 b、a（a+b） c、a+b d、a+3邏輯函數y=ab+c+bc+bcde 化簡結果為： 。 a、y=ab+c+b

9、c b、y=ab+c c、y=ab+bc d、y=a+b+c4下列邏輯代數運算錯誤的是: 。 a、a+a=a; b、a=1； c、aa= a ; d、a+=15下列等式正確的是 .a、a + ab + b = a+b b、ab + = a + c、a=a + d、 a= 6下面表達式中， 是函數y=bc+ab的反函數。a、(b+c)（a+b） b、 c、 cb + ba d、(a + c)b7函數的對偶式為 .a、( b、；c、 d、8的反函數為 = 。 （a） (b） （c) （d） 9邏輯函數的f=的標準與或式為 。a、 b、 c、 d、10若a、b、c為三個邏輯變量，則此三個變量的最小項

10、有 個.（a）4 （b）6 (c)8 （d)1611n個變量可以構成 個最小項。a、 n b、 2n c、 2n d、2n-1 12在四變量卡諾圖中，邏輯上不相鄰的一組最小項為 。a、m 1 與m 3 b、m 4 與m 6 c、m 5 與m 13 d、m 2 與m 8 13最小項的邏輯相鄰最小項是 。 a、 b、 c、 d、第3章1. 下列門電路屬于雙極型的是 . a. oc門 b。 pmos c. nmos d。 cmos2。 在數字電路中，晶體管的工作狀態為： . (a）飽和 （b）放大 (c)飽和或放大 （d）飽和或截止3和ttl電路相比，cmos電路最突出的優點在于 。 a可靠性高 b

11、抗干擾能力強 c速度快 d功耗低4為實現“線與”邏輯功能，應選用 。 a、與非門 b、異或門 c、集電極開路（oc）門 d、 或非門 5。 為實現數據傳輸的總線結構，要選用 門電路.(a）與非門 （b）三態門 (c)異或門 (d)集電極開路門(oc門）6下列ttl門電路輸出為低電平的是 . 7.以下ttl電路中,輸出y1y4分別為： 。 a、0010； b、1111； c、1011； d、1001y2y401y3011y110。1k5k0。1k5k懸空8。 欲將2輸入的與非門、異或門、或非門作非門使用,其多余的輸入端的接法可依次為 。 (a）接高電平、高電平、低電平 （b）接高電平、低電平、低

12、電平（c）接高電平、高電平、高電平 （d）接低電平、低電平、低電平9cmos與非門多余輸入端的處理方法為 。 a、懸空 b、接高電位 c、接地 d、接低電平10. 如將ttl與非門作非門使用，則多余輸入端應做 處理。a。 全部接高電平 b. 部分接高電平,部分接地c. 全部接地 d. 部分接地，部分懸空11cmos或非門多余輸入端的處理方法為 。 a、懸空 b、接5v電壓 c、 接地 d、接3.3v電壓 12下面電路由74系列ttl門電路構成,下列選項哪個是正確的 。 a、vo=voh b、高阻態 c、vo=vol d、不允許如此連接13圖中門電路為74系列ttl門，要求當vivih時，發光二

13、極管d導通并發光，且發光二極管導通電流約為10ma,下列說法正確的是 . a、兩個電路都不能正常工作 b、兩個電路都能正常工作c、電路(a)可以正常工作 d、電路（b）可以正常工作第4章1. 下邏輯圖的邏輯表達式為 。 &abcy（a） (b） (c) (d） 2組合電路一般由( ）組合而成。（a）門電路 (b）觸發器 （c）計數器 （d)寄存器3組合電路的特點是 。a、含有記憶性元器件 b、輸出、輸入間有反饋通路c、電路輸出與以前狀態有關 d、全部由門電路構成4組合邏輯電路的競爭-冒險，是由于 引起的。（a)電路不簡單 （b)電路有多個輸出（c）電路中存在延遲 （d）電路中使用不同的門電路5

14、下列各函數等式中無冒險現象的函數式有 。a、 b、 c、 d、 6函數，當變量的取值為 時，將不出現冒險現象。 a、b=c=1 b、b=c=0 c、a=1，c=0 d、a=0，b=0783線優先編碼器中，8條輸入線同時有效時，優先級最高為i7線，則 輸出線的性質是 . a、000 b、010 c、101 d、1118輸入為三位二進制代碼的譯碼器，它的輸出最多有 個。（a)3 (b）6 （c)7 （d)89下列說法正確的是 。 a、在組合邏輯電路設計過程中,第一步要寫出函數表達式b、數據選擇器、數值比較器和計數器都是常用的組合邏輯電路c、組合邏輯電路中可以包含觸發器d、74ls138即3線8線譯

15、碼器是組合邏輯電路10用四選一數據選擇器實現函數y=，應使 。a、d0=d2=0,d1=d3=1 b、d0=d2=1，d1=d3=0c、d0=d1=0,d2=d3=1 d、d0=d1=1,d2=d3=011一個16選1的數據選擇器，其地址輸入(選擇控制輸入）端有 個.a、 2 b、 3 c、 4 d、 8 12屬于組合邏輯電路的部件是 . a、編碼器 b、寄存器 c、觸發器 d、計數器 13以下列電路中,只有 屬于組合邏輯電路.a、定時器 b、計數器 c、寄存器 d、譯碼器14下列電路中,不屬于組合邏輯電路的是 . （a）數據分配器 (b）譯碼器 (c）數據選擇器 （d）寄存器15在下列電路中

16、,只有 屬于組合邏輯電路.a、 觸發器 b、 計數器 c、 數據選擇器 d、 寄存器16. 如需要判斷兩個二進制的大小，可以使用 電路。(a) 譯碼器 （b）編碼器 （c）奇偶校驗器 （d)數值比較器 第5章1當維持-阻塞d觸發器的=0時，觸發器的次態 . a、 與cp和d有關 b、與cp和d無關 c、只與cp有關 d、只與d有關 2對于jk觸發器，若j=k=1，則可完成 觸發器的邏輯功能。 （a）rs （b）d （c）t （d）t3t觸發器中，當t=1時,觸發器實現 功能。 a、置1 b、置0 c、計數 d、保持 4下圖中所有觸發器的初始狀態皆為0， 圖中觸發器在時鐘信號作用下,輸出電壓波形

17、恒為0. a、 b、 c、 d、5要實現q的翻轉功能，jk觸發器的輸入端j、k取值應為: 。a、j=0,k=0 b、j=0，k=1 c、j=1，k=0 d、j=1,k=1 6下列觸發器中,沒有約束條件的是 。 a、基本rs觸發器 b、主從rs觸發器 c、同步rs觸發器 d、邊沿d觸發器7如果觸發器的次態僅取決于cp（ ）時輸入信號的狀態，就可以克服空翻。a、上升（下降）沿 b、高電平 c、低電平 d、無法確定8為將d觸發器轉換為t觸發器，下圖所示電路的虛線框內應是 。 a或非門b與非門c異或門d同或門9對于d觸發器，欲使qn+1=qn，應使輸入d= 。 a.0 b。1 c。q d.第6章1由4

18、級觸發器構成的二進制計數器，其模值為 。 （a）10 （b)16 （c）4 （d）82在下列電路中，只有 屬于時序邏輯電路.a、編碼器 b、計數器 c、數據選擇器 d、加法器3下列說法不正確的是 。 a、同步時序電路中，所有觸發器狀態的變化都是同時發生的 b、異步時序電路的響應速度與同步時序電路的響應速度完全相同 c、異步時序電路的響應速度比同步時序電路的響應速度慢 d、異步時序電路中，觸發器狀態的變化不是同時發生的4構成一個五進制的計數器至少需要 個觸發器.a、5 b、4 c、 3 d、2 5某電路的輸入波形 u i 和輸出波形 u o 如圖所示，則該電路為 。 a、施密特觸發器 b、反相器

19、 c、單穩態觸發器 d、jk觸發器6同步時序電路和異步時序電路比較,其差異在于后者 . a、沒有觸發器 b、沒有統一的時鐘脈沖控制c、沒有穩定狀態 d、輸出只與內部狀態有關7一個4位串行數據輸入4位移位寄存器,時鐘脈沖頻率為1 khz，經過 可轉換為4位并行數據輸出。a、8ms b、4ms c、8s d、4s8指出下列電路中能夠把串行數據變成并行數據的電路應該是 。 a、jk觸發器 b、3/8線譯碼器 c、移位寄存器 d、十進制計數器 9 n位觸發器構成的扭環形計數器，其無關狀態數有 。 a。 2nn b. 2n2n c. 2n d。 2n1第78章第9章1下列電路中只有一個穩定狀態的是 .

20、a、集成觸發器 b、施密特觸發器 c、單穩態觸發器 d、多諧振蕩器2多諧振蕩器與單穩態觸發器的區別之一是 。 a. 前者有2個穩態，后者只有1個穩態b. 前者沒有穩態，后者有2個穩態c. 前者沒有穩態，后者只有1個穩態d. 兩者均只有一個穩態，但后者的穩態需要一定的外界信號維持3可用于幅度鑒別的電路是 。 （a）555定時器 （b)單穩觸發器 （c）施密特觸發器 （d)石英晶體多諧振蕩器4以下各電路中， 可以產生脈沖定時。 a、多諧振蕩器 b、單穩態觸發器 c、施密特觸發器 d、石英晶體多諧振蕩器5多諧振蕩器可產生 。a、正弦波 b、矩形脈沖 c、三角波 d、鋸齒波6為了將三角波換為同頻率的矩

21、形波，應選用 。a、施密特觸發器 b、單穩態觸發器 c、多諧振蕩器 d、計數器得分7多諧振蕩器是一種 穩態電路。a、無 b、單 c、雙 d、多8在555定時器組成的三種電路中，能自動產生周期為t=0。7(r1+2r2)c的脈沖信號的電路是 。 a、多諧振蕩器; b、單穩態觸發器； c、施密特觸發器； d、雙穩態觸發器9用555定時器構成單穩態觸發器其輸出脈寬為 。 a、0.7rc b、1。1rc c、1.4rc d、1.8rc10已知時鐘脈沖頻率為fcp,欲得到頻率為0。2fcp的矩形波應采用 . a五進制計數器 b五位二進制計數器c單穩態觸發器 c多諧振蕩器11555定時器構成的單穩態觸發器

22、，若電源電壓為+6v ，則當暫穩態結束時，定時電容c上的電壓vc為 。 a. 6 v b。 0 v c. 2 v d。 4 v第10章1不屬于a/d轉換電路組成部分的電路是 。 （a）采樣-保持電路 (b）量化電路（c）編碼電路 (d）譯碼電路 2將一個時間上連續變化的模擬量轉換為時間上斷續（離散)的模擬量的過程稱為 .a、取樣 b、量化 c、保持 d、編碼3 a/d轉換器中,轉換速度最高的為 。a、并聯比較型 b. 逐次漸近型 c。 雙積分型 d。 計數型4下列說法正確的是 。a、d/a轉換器分為直接轉換和間接轉換兩種類型b、雙積分型a/d轉換器，屬于間接轉換器c、各種類型的a/d轉換器之前

23、都需要加采樣-保持電路d、 逐次漸進型a/d轉換器是我們學過的轉換速度最快的a/d轉換器三、化簡題注意：要有合理的過程、否則不能得全分1、公式法換件邏輯函數表達式：； y=2、用卡諾圖法化簡下列函數表達式。y（a，b,c,d）=m(0,1,2,3,4,5,6，7,13，15）f（a,b,c,d)=m（6,7，8，9，10,11，13，14，15） f(a,b，c,d）=m(0,1,2,3，6，7,8，9)+d(10，11，12,13,14，15) l（a,b,c,d）= 四、 分析設計題1、 譯碼器應用1) 分析如圖所示電路，寫出z1、z2的邏輯表達式，列出真值表,說明電路的邏輯功能。 2)

24、為提高報警信號的可靠性，在有關部位安置了 3 個同類型的危險報警器，只有當 3 個危險報警器中至少有兩個指示危險時，才實現關機操作。試按下列要求分別畫出具有該功能的邏輯電路.(1）用與非門電路實現。 (6分）(2）用譯碼器74138和適當門電路實現。附74138管腳圖 （ 6分）3)應用74138和其他的邏輯門實現函數.(附74138的管腳圖）4）設計一個三輸入碼變換電路，該碼變換電路真值表如下表所示。當輸入控制信號a為0時，把無符號兩位二進制碼變換成反碼,當輸入控制信號a為1時,把無符號兩位二進制碼變換成補碼。要求：(1）求邏輯函數的最小項表達式和最簡與或式；碼變換電路真值表a b cy z

25、0 0 01 10 0 11 00 1 00 10 1 10 01 0 00 01 0 11 11 1 01 01 1 10 1(2）用74hc138譯碼器和其他邏輯門電路實現該電路功能。 5)用紅、黃、綠三個指示燈表示三臺設備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺不正常；黃燈亮表示兩臺不正常；紅、黃燈全亮表示三臺都不正常。（1）列出控制電路真值表，寫出邏輯函數表達式.（2）根據邏輯函數表達式，選用74ls138譯碼器和其他邏輯門電路實現此電路功能.6）設計一個組合邏輯電路.電路輸入dcba為8421bcd碼,當輸入代碼所對應的十進制數能被4整除時，輸出l為1，其他情況為0。（1)用

26、或非門實現。（2)用3線-8線譯碼器74hc138和邏輯門實現.(0可被任何數整除,要求有設計過程，最后畫出電路圖）2、 數據選擇器應用1）八路數據選擇器構成的電路如圖所示， a 2 、a 1 、a 0 為數據輸入端，根據圖中對 d 0 d 7 的設置，寫出該電路所實現函數 y 的表達式。（5分）2）某汽車駕駛員培訓班進行結業考試，有三名評判員，其中a為主評判員,b和c為副評判員.在評判時按少數服從多數原則通過，但主評判員認為合格也通過，試分別用下列方法實現該邏輯電路。（1）用八選一數據選擇器74151實現.74151符號如下圖，其中g為使能端，低電平有效，c、b、a為選擇輸入 ，y為輸出，功

27、能表達式為:，式中mi為cba的最小項。（2）用與非門實現分別畫出邏輯圖。 3）用如圖所示的8選1數據選擇器74ls151實現四位奇偶校驗,當奇數個1輸入時，輸出為1,否則為0，畫出電路圖。3、 電路分析、設計題1）邏輯電路如下圖，試分析其邏輯功能. 2）求出下列邏輯圖的邏輯表達式，并進行化簡. 3）設計一個組合邏輯電路，其輸入為8421bcd碼，當輸入為偶數時，輸出為1.（1）列出真值表；（2）寫出輸出的最簡與或表達式；（3）用門電路實現該組合邏輯電路。4）分析如圖所示邏輯電路，寫出輸出端的邏輯函數表達式,列出真值表，說明電路能實現什么邏輯功能。4、 計數器應用1)用74ls161構成七進制

28、計數器(附74161管腳圖）2)如圖所示為利用74ls161的同步置數功能構成的計數器.分析(1）當d3d2d1d0=0000時為幾進制計數器? （2）當d3d2d1d0=0001時為幾進制計數器？ q0 q3 q2 q1 d0 d3 d2 d1 cp c et ep 74161 1 1 rdldcp 13）分析下圖由同步十進制計數器74161構成的計數器為幾進制計數器，畫出有效狀態轉換圖。4）用4位同步二進制加法計數器74hvc161和其他門電路畫圖，用反饋清零法構成十四進制計數器，并畫出該十四進制計數器的狀態圖。 附表 集成同步四位二進制加計數器74htc161的功能表輸 入輸 出清零預置

29、使能時鐘預置數據輸入q3q2q1q0進位cepcetcpd3d2d1d0tcllllllhld3d2d1d0*d3d2d1d0hhl保 持hhhl保 持lhhhh計 數注:dn*表示 cp 脈沖上升沿之前瞬間dn的電平，表示只有當cet為高電平且計數器狀態為hhhh時輸出為高電平,其余均為低電平。5、 時序邏輯電路分析1）分析以下時序電路的邏輯功能，并列出狀態轉換表，畫出q0q2的波形圖。1j qkcpj qkj qkf0f1f2q0q1q22）試分析如圖示時序電路.要求：（1）列寫各觸發器的驅動方程； (2）列寫各觸發器的狀態方程（3)畫出狀態圖；(4）說明其邏輯功能。3）分析如圖所示的同步

30、時序邏輯電路，要求寫出各觸發器的驅動方程、狀態方程，畫出完整的狀態轉換圖（按q3q2q1排列)，從而分析出電路的邏輯功能. 4）分析如圖所示的同步時序邏輯電路，要求寫出各觸發器的激勵方程、狀態方程，畫出完整的狀態轉換圖（按q2q1q0排列）,從而分析出電路的邏輯功能。5）分析下圖所示的時序邏輯電路,寫出其激勵方程、狀態方程和輸出方程，畫出其狀態轉換表、狀態轉換圖。6)分析如圖a所示時序邏輯電路。(設觸發器的初態均為0)（1）寫出驅動方程、輸出方程；(2）列出狀態表；(3)對應圖b所示輸入波形，畫出q0、q1及輸出z的波形。 (a） （b）6、定時器應用1）由555定時器構成如下電路。(1)試分析電路完成了何種功能;(2）畫出在輸入信號vi作用下的輸出波形vo。 2）分析所示電路。r1(1）說明電路功能； (2)說明電路的充電和放電回路； （3）計算電路的振蕩頻率，其中電容是0.1微法 r2（4)畫出電容兩端電壓vc和輸出vo的波形； 3)分析下圖所示由555定時器組成的電路。(1）該電路為單穩態觸發器還是施密特觸發器？ （2）當r=1k、c=20uf時，請計算電路的相關參數。（對單穩態觸發器而言計算脈寬