1、2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,第6章 數字集成電路基本單元與版圖,6.1 引言 6.2 CMOS基本門電路及版圖實現 6.3 數字電路標準單元庫設計簡介 6.4 焊盤輸入輸出單元（I/O PAD）,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,數字集成電路的基本電路的主要性能指標是： （1）工作

2、速度（延遲時間的長短）； （2）集成度（占用面積的大小）； （3）功耗（消耗的電源功率）； （4）噪聲容限等。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,CMOS反相器 （1） CMOS反相器的具體電路如圖所示，這是一種典型的CMOS電路結構，它由一個NMOS晶體管和PMOS晶體管配對構成，兩個器件的漏極相連作為輸出，柵極相連作為輸入。NMOS晶體管的襯底與它的源極相連并接地，PMOS晶體管的襯底與它的源極相連并接電源

3、。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,（2） CMOS物理結構的剖視圖如圖所示。其中n溝道晶體管是在p阱區中制作的；而P溝道晶體管是在n型襯底上制作的。兩個晶體管的柵極聯在一起形成輸入端。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,開關

4、特性 我們希望反相器的上升時間和下降時間近似相等，則需要使PMOS管的溝道寬度必須加寬到NMOS管溝道寬度的 n / p倍左右。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,功耗 無論CMOS門處于這兩種邏輯形態中的哪一種狀態，兩個MOS管中始終有一個管子是截止的。由于沒有從VDD到VSS的直流通路，也沒有電流流入柵極，所以，靜態（穩態）電流和靜態功耗PD都是0。,2007-2008-1,School of Inform

5、ation and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,CMOS反相器的設計 CMOS反相器的版圖實現,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic

6、University,CMOS基本門電路及版圖實現,（a）垂直走向MOS管結構； （b）水平走向MOS管結構； （c）金屬線從管子中間穿過的水平走向MOS管結構； （d）金屬線從管子上下穿過的水平走向MOS管結構； （e）有多晶硅線穿過的垂直走向MOS管結構。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,與非門和或非門電路 （1）工作原理 二輸入與非門和二輸入或非門電路如圖所示，兩個PMOS管并聯與兩個串聯的NMOS管相

7、連構成了二輸入與非門，兩個NMOS管并聯與兩個串聯的PMOS相連構成了二輸入或非門。 （2） 與非門和或非門電路的設計 （3）版圖實現,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現, CMOS傳輸門和開關邏輯 （1）工作原理 在圖中的CMOS傳輸門采用了P管和N管對，控制信號和C分別控制P管和N管，使兩管同時關斷和開通。由于PMOS管對輸入信號S高電平的傳輸性能好，而NMOS管對輸入信號S低電平的傳輸性能好，從而使信號S可

8、以獲得全幅度的傳送而沒有電平損失。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,（2）利用傳輸門，很容易構成一些開關邏輯。 1）與或門 2）異或 門 3）異或 非門 4）線或 邏輯 （3）版圖實現,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實現,驅動電

9、路的結構 眾所周知，任何一個邏輯門都有一定的驅動能力，當它所要驅動的負載超過了它的能力，就將導致速度性能的嚴重退化。設計者可根據負載大小以及脈沖邊沿的要求決定驅動級器件尺寸，如果驅動級尺寸很大且和前級功能電路的驅動能力不相匹配，應該在兩者之間加一些緩沖級，以達到最佳匹配。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University, 三態門 在微處理器結構里，往往采用公共總線結構，因此需要設計三態門電路，以避免總線使用的矛盾。三態門電路可以用如圖所示的常規邏輯門構成

10、。當使能信號E為高電平時，或非門和與非門都打開，數據傳至驅動管反相輸出；當E為低電平時，與非門輸出為高電平關閉了P管，或非門輸出低電平關閉了N管，輸出處于高阻態。P25,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,數字電路標準單元庫設計簡介,基本原理,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,數字電路標準

11、單元庫設計簡介,庫單元設計 標準單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內容都包括： （1）邏輯功能； （2）電路結構與電學參數； （3）版圖與對外連接端口的位置； 對于標準單元設計EDA系統而言，標準單元庫應包含以下三個方面的內容： （1）邏輯單元符號庫與功能單元庫； （2）拓撲單元庫； （3）版圖單元庫。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,輸入單元 輸入單元主要承擔對內部電路

12、的保護，一般認為外部信號的驅動能力足夠大，輸入單元不必具備再驅動功能。因此，輸入單元的結構主要是輸入保護電路。P73,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,輸出單元 輸出單元的主要任務是提供一定的驅動能力，防止內部邏輯過負荷而損壞。另一方面，輸出單元還承擔了一定的邏輯功能，單元具有一定的可操作性。與輸入電路相比，輸出單元的電路形式比較多。 反相輸出I/OPAD 顧名思義，反相輸出就是內部信號經反相后輸出。這個反

13、相器除了完成反相的功能外，另一個主要作用是提供一定的驅動能力。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,2）同相輸出I/OPAD 同相輸出實際上就是“反相反相”，為什么不直接從內部電路直接輸出呢？主要是驅動能力問題。利用鏈式結構可以大大地減小內部負荷。即內部電路驅動一個較小尺寸的反相器，這個反相器再驅動大的反相器，在同樣的內部電路驅動能力下才能獲得較大的外部驅動。P77,2007-2008-1,School of

14、 Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,3）三態輸出I/OPAD 所謂三態輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀態。同樣，三態輸出的正常邏輯信號也可分為反相輸出和同相輸出。下圖是一個同相三態輸出的電路單元的結構圖。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,4）漏極開路輸出單元 如果希望系統支持多個集成電路的正常邏輯輸出同時到總線以實現某種操作，就必須對集成電路的輸出單元進行特殊的設計，以支持“線邏輯”，同時，總線也將做適當的改變。漏極開路輸出單元結構就是其中的一種。下圖給出了兩種漏極開路結構的輸出單元，其中（a）圖的內部控制信號是通過反相器反相控制NMOS管工作的方式，（b）圖是同