復習內容及考試安排一 考試題型1 選擇題 每空1分 共7分考察點 易混淆的概念 DSP芯片系列分類 總線結構及作用 存儲器結構及配置 流水線操作 中斷控制 指令理解 2 填空題 每空1分 共20分考察點 1 DSP芯片性能特點 工作頻率 采樣周期 MAC運算速度等 2 5402DSP外部引腳及其工作電源 地址引腳 數據引腳 控制 VCDD DVDD 3 5402DSP程序 數據存儲器尋址范圍及其片上存儲器資源 4 5402DSP內部結構 硬件資源及其中斷系統 中斷源 中斷地址等 5 5402DSP的7種尋址方式的特點及其表示 6 5402DSP中小數的Q15定標計算及其表示 7 5402DSP匯編程序語法 數域 及其書寫格式 5 閱讀改錯并回答問題 1大題 共10分 4 閱讀程序并回答問題 1大題 共20分考察點 1 匯編程序與存儲器配置cmd文件的閱讀 理解 計算與分析 2 匯編程序中段的類型名稱 地址分配及其與cmd文件的對應關系 3 匯編程序的加 減 乘 除運算操作以及數據的裝載 存儲與執行過程分析 考察點 1 匯編程序的閱讀理解 分析計算與地址指針的正確運用等 2 匯編程序的書寫格式 語法規則以及易混淆出錯之處 3 存儲器配置cmd文件的書寫格式以及易混淆出錯之處 3 簡答題 4小題 共13分考察點 1 5402DSP直接尋址 間接尋址 中斷矢量地址計算 2 5402DSP匯編指令功能理解 執行過程計算及執行結果填寫等 6 程序設計題 1大題 共30分 考察點 CLKMD PRD TCR IMR等寄存器的初始化設置與計算 中斷矢量表程序段的結構及其正確書寫 線性緩沖區 循環緩沖區間接尋址的FIR子程序設計 4 鏈接命令cmd文件的格式結構及其正確書寫 5 系數表中小數的表示 6 間接尋址時數據地址指針的正確運用 7 輸入 輸出端口地址設置以及數據的讀入與寫出 8 基于CCS軟件平臺的DSP工程建立 開發及調試過程以及產生的各種文件名稱及其后綴 DSP技術 DSP技術是DigitalSignalProcessing開頭字母的縮寫形式 意為數字信號處理 過程或技術 凡是利用計算機或專用數字設備 以數字形式對信號進行采集 變換 濾波 估值 增強 壓縮 識別等運算處理 均稱為數字信號處理 在近二十多年時間里 數字信號處理技術已經在電子信息 圖象處理 通信系統等領域得到了極為廣泛的應用 數字信號處理包括兩方面的內容 DSP技術 算法研究 理論研究 常用算法 卷積 濾波 FFT 算法特點 大量的乘法累加運算 算法實現 應用研究 理論研究與應用研究是相互促進 共同發展的 算法研究 DSP技術 在通用的計算機 如PC機 上用軟件實現 在通用計算機系統中加上專用的加速處理機實現 用通用的單片機 如MCS 51 96系列等 實現 用通用的可編程DSP芯片實現 用專用的DSP芯片實現 用FPGA CPLD開發ASIC芯片 SOPC 實現數字信號處理算法 DSP技術 算法實現 不同軟件可在一個硬件系統上實現不同功能 DSP技術 典型的DSP系統 DSP技術 DSP技術 DSP系統一般組成 DSP芯片 又稱數字信號處理器 DigitalSignalProcessor 簡稱DSP 是伴隨著數字信號處理技術和集成電路微電子技術的高速發展應運而生的 它的誕生為數字信號處理技術的實現提供了高效而可靠的硬件基礎 已成為數字信號處理算法的主要實現手段 數字信號處理器 DSP芯片 DSP芯片 DSP芯片 DSP芯片主要特點 哈佛及改進的哈佛結構 程序與數據空間分開 多處理單元 算邏單元ALU 雙累加器ACCA ACCB 專用硬件乘法器 移位器 比較器等 流水線操作 2 6級流水線 實現單指令周期操作 多總線結構 8 12條總線 可并行執行多個操作 豐富的片內外設 快速的中斷處理及硬件I O支持 特殊的DSP指令 FIR FFT及位倒序尋址等 快速的指令周期 10 40 ns的單指令周期 DSP芯片 哈佛結構 早期的微處理器大多采用馮 諾曼 Von Neumann 結構 將指令 數據存儲在同一存儲空間中 統一編址 依靠指令計數器提供的地址來區分是指令地址 還是數據地址 取指令和取數據訪問同一存儲器 通過一條總線分時進行 數據吞吐率低 哈佛 Havard 結構是不同于傳統馮 諾曼結構的并行體系結構 其主要特點是將程序和數據存儲在不同的存儲空間中 每個存儲器獨立編址 獨立訪問 允許同時取指令和取操作數 從而使數據的吞吐率提高了一倍 采用馮 諾依曼結構的處理器 程序和數據存儲空間合二而一 DSP芯片 采用哈佛結構的DSP處理器 程序和數據分開存儲 DSP芯片 多總線結構 DSP芯片內部大都采用多總線結構 以保證在一個機器周期里可以同時訪問程序空間和數據空間 TMS32054xx內部共設置了8條總線 包括一條程序總線 三條數據總線和四條地址總線 可保證在一個機器周期內從程序存儲器取1條指令 從數據存儲器讀2個操作數和向數據存儲器寫1個操作數 大大提高了DSP的運行速度 一般來說 內部總線是個十分重要的資源 總線越多 運行速度越快 可以完成的功能也越復雜 DSP芯片 多總線結構 DSP芯片 DSP芯片廣泛采用流水線以減少指令執行時間 從而增強處理器的并行處理能力 DSP執行一條指令 需要經過取指 譯碼 取操作數和執行等幾個階段 采用流水線結構 程序運行過程中這幾個階段是重疊進行的 即在執行本條指令的同時 還依次完成了后面幾條指令的取操作數 譯碼和取指等過程 可降低指令周期 提高運行速度 DSP芯片 流水線結構 TMS320系列處理器的流水線深度從2 6級不等 DSP芯片 第一階段 1980年前后 DSP雛形階段 運算速度大約為單指令周期200一250ns DSP芯片發展過程 代表性器件有 1978年AMI公司發布S2811 不含硬件乘法器 1979年Intel公司發布2920 不含硬件乘法器 1980年NEC公司推出 PD7720 含硬件乘法器 1982年TI公司推出定點DSP芯片TMS32010 DSP芯片發展 代表性器件有 TI公司系列產品TI公司自1982年推出第一款定點DSP芯片TMS32010后 相繼推出了七代定點DSP C1X C2X C2XX C5X C54X及C6X三代浮點DSP C3X C4X C67X以及高性能DSP芯片TMS320C80等 DSP芯片發展過程 DSP芯片發展 第二階段 1990年前后 DSP成熟階段 運算速度大約為單指令周期40一100ns 含硬件乘法器 硬件FFT 單指令濾波處理等功能部件 除TI公司外 AD公司 Motorola公司 LUCENT公司也占據部分市場分額 目前市場上DSP共300多種 其中定點DSP達200多種 DSP生產廠商超出80家 第三階段 2000年前后 DSP完善階段 運算速度大約為單指令周期10ns左右 片上集成通用外設 芯片的價格不斷下降 促進了DSP的普及和應用 DSP芯片發展過程 DSP芯片發展 著名DSP芯片生產廠家美國TI TexesInstrument 公司的定點運算DSP系列TMS320C2x TMS320C5x TMS320C54x系列 美國Motorola公司的定點運算DSP系列DSP56xxx系列 DSP96xxx系列 美國AT T公司的定點運算DSP系列DSP16 DSP32 日本NEC公司的定點運算DSP系列 PD7711x PD7721x TI公司推出的DSP芯片 其2XX系列DSP具有較高的控制功能 廣泛應用于工業自動化 電機控制 家用電器和消費電子等領域 C5000系列DSP主要應用領域為 手機 數碼相機 便攜式媒體播放器 電信和IP產品 C6000系列DSP主要應用于 寬帶通信 無線局域網 多媒體網關 語音識別 圖像處理 醫療成象 安全認證 工業掃描機 高速打印 高級加密等 其它公司推出的DSP芯片 為方便用戶 各大DSP生產商都建立了自己的公司網站 如果需要查找具體的芯片資科 可以直接登陸相應的公司網站搜尋 這些公司的網址是 TI www ti comMotorola www Motorola comAD www ad comNEC www nec com DSP芯片可從以下幾個方面分類 1 按基礎特性分 即根據DSP芯片的工作時鐘和指令類型來分類 靜態DSP芯片 一致性DSP芯片 2 按數據格式分 根據DSP芯片工作的數據格式來分類 定點DSP芯片 浮點DSP芯片 3 按用途分 按照DSP的用途來分類 通用型DSP芯片 專用型DSP芯片 DSP芯片分類 DSP芯片分類 按基礎特性分 如果在某時鐘頻率范圍內的任何時鐘頻率上 DSP芯片都能正常工作 除計算速度有變化外 沒有性能的下降 這類DSP芯片一般稱為靜態DSP芯片 TI公司的TMS320C2XX系列芯片均屬于靜態DSP芯片 如果有兩種或兩種以上的DSP芯片 它們的指令集及管腳結構相互兼容 則這類DSP芯片稱為一致性DSP芯片 TI公司的TMS320C54X系列芯片就屬于一致性DSP芯片 DSP芯片分類 按數據格式分 數據以定點格式工作的DSP芯片稱為定點DSP芯片 如TI公司的TMS320C1X C2X TMS320C2XX C5X TMS320C54X C62XX系列 AD公司的ADSP21XX系列 AT T公司的DSPl6 16A Motorola公司的MC5600等 數據以浮點格式工作的稱為浮點DSP芯片 如TI公司的TMS320C3X C4X C67X AD公司的ADSP21XXX系列 AT T公司的DSP32 32C Motorola公司的MC96002等 DSP芯片分類 按用途分 按照用途 可將DSP分為通用型DSP芯片和專用型DSP芯片 通用型DSP芯片適合普通的DSP應用 如TI公司的系列DSP芯片均屬于通用型DSP芯片 專用型DSP芯片是為特定的DSP運算而設計的 更適合特殊的運算 如數字濾波 卷積和FFT算法等 Motorola公司的DSP56200等就屬于專用型DSP芯片 DSP芯片的選擇應考慮以下幾個因素 DSP芯片選擇原則 1 DSP芯片的運算速度 2 DSP芯片的運算精度 4 DSP芯片的開發工具 3 DSP芯片的硬件資源 5 DSP芯片的功耗 6 DSP芯片的價格 運算速度是DSP芯片的一個最重要的性能指標 也是選擇DSP芯片時所需要考慮的一個主要因素 指令周期 即執行一條指令所需的時間 通常以ns為單位 如TMS320C549 80在主頻為80MHz時的指令周期為12 5ns DSP芯片選擇原則 DSP芯片運算速度 DSP芯片的運算速度可以用以下幾種性能指標來衡量 MIPS 即每秒執行百萬條指令數 如TMS320LC549 80的處理能力為80MIPS 即每秒可執行八千萬條指令 MAC時間 即一次乘法和一次加法的時間 大部分DSP芯片可在一個指令周期內完成一次乘法和加法操作 如TMS320C549 80的MAC時間就是12 5ns FFT執行時間 即運行一個N點FFT程序所需的時間 由于FFT運算涉及的運算在數字信號處理中很有代表性 因此FFT運算時間常作為衡量DSP芯片運算能力的一個指標 DSP芯片選擇原則 運算速度是選擇DSP芯片的重要依據 一般定點DSP芯片的字長為16位 如TMS320系列 但有的公司的定點芯片為24位 如Motoro1a公司的MC5600l等 浮點芯片的字長一般為32位 累加器為40位 DSP芯片選擇原則 DSP芯片運算精度 不同的DSP芯片所提供的硬件資源是不相同的 TMS320c5xx系列與TMS320c2xx系列片內資源相差甚大如片內RAM ROM的數量 外部可擴展的程序和數據空間 總線接口 I O接口等 即使是同一系列的DSP芯片 如TI的TMS320c54x系列 系列中不同DSP芯片也具有不同的內部硬件資源 可以適應不同的需要 DSP芯片選擇原則 DSP芯片硬件資源 在DSP系統的開發過程中 開發工具是必不可少的 如果沒有開發工具的支持 要想開發一個復雜的DSP系統幾乎是不可能的 如果有功能強大的開發工具的支持 如集成開發環境CCS的支持 則開發時間就會大大縮短 所以 在選擇DSP芯片的同時必須注意其開發工具的支持情況 包括軟件和硬件的開發工具 DSP芯片選擇原則 DSP芯片開發工具 在某些DSP應用場合 功耗也是一個需要特別注意的問題 如便攜式的DSP設備 手持設備 野外應用的DSP設備等都對功耗有特殊的要求 目前3 3 1 8v供電的低功耗 高速DSP芯片已大量使用 DSP芯片選擇原則 DSP芯片功耗 DSP芯片的價格也是選擇DSP芯片所需考慮的一個重要因素 如果采用價格昂貴的DSP芯片 即使性能再高 其應用范圍肯定會受到一定的限制 尤其是民用產品 因此根據實際系統的應用情況 需確定一個價格適中的DSP芯片 當然 由于DSP芯片發展迅速 DSP芯片的價格往往下降較快 因此在開發階段選用某種價格稍貴的DSP芯片 等到系統開發完畢 其價格可能己經下降一半甚至更多 DSP芯片選擇原則 DSP芯片價格 除了上述因素外 選擇DSP芯片還應考慮到封裝的形式 質量標準 供貨情況 生命周期等 如果所設計的DSP系統不僅僅是一個實驗系統 而是需要批量生產并可能有幾年甚至十幾年的生命周期 那么需要考慮所選的DSP芯片供貨情況如何 是否也有同樣甚至更長的生命周期等 DSP芯片選擇原則 其他 在上述眾多因素中 一般而言 定點DSP芯片的價格較便宜 功耗較低 但運算精度稍低 而浮點DSP芯片的優點是運算精度高 且C語言編程調試方便 但價格稍貴 功耗也較大 例如TI的TMS320C2XX C54X系列屬于定點DSP芯片 低功耗和低成本是其主要的特點 而TMS320C3X C4X C6X屬于浮點DSP芯片 運算精度高 用C語言編程方便 開發周期短 但指令執行周期不可預測 同時其價格和功耗也相對較高 通用DSP比單片機推出時間稍晚 而復雜度 性能要高得多 以最簡單的性能指標MIPS 百萬條指令每秒 為例 單片機為1 10MIPS DSP為50 100MIPS 單片機只有少量總線 且地址 數據線分時復用 而DSP具有多總線結構 且地址 數據線分開 還有比異步串口 UART 速度高得多的同步串口或通信口 數據輸入 輸出能力較強 DSP數據位寬 乘加器位寬也比單片機大 進行數字信號處理時不僅速度快 精度也高 DSP有大容量的的片內存儲器 但單片機的控制接口種類比DSP多 適合于以控制為主的模數混合設計 DSP芯片與單片機比較 DSP與單片機 DSP與FPGA CPLDFPGA CPLD與專用DSP一樣 是用硬件完成數字信號處理運算的 其單一運算的速度很高 輸入至輸出的延遲也比通用DSP小 適合于FPGA CPLD完成的數字電路功能和數字信號處理功能有計數 譯碼 鎖存 狀態機 乘加 FIR FFT 編碼器 查表 FIFO等 但它在進行數字信號處理算法的靈活性及各種混合功能的實現性方面不如DSP芯片 數字電路設計中常把DSP的靈活性和FPGA CPLD的高效 高速結合在一起 充分發揮二者各自在軟件 硬件上的可編程能力 DSP芯片與可編程器件比較 信號處理 如數字濾波 自適應濾波 快速付立葉變換 相關運算 譜分析 卷積 模式匹配 波形產生等 2 通信 如調制解調器 自適應均衡 數據加密 數據壓縮 回波抵消 多路復用 傳真 擴頻通信 糾錯編碼 可視電話等 3 語音 如語音編碼 語音合成 語音識別 語音增強 說話人辨認 說話人確認 語音郵件 語音存儲等 4 圖形 圖像 如二維和三維圖形處理 圖象壓縮與傳輸 圖像增強等 DSP芯片應用領域 DSP芯片應用領域 5 軍事 如保密通信 雷達處理 聲納處理 導航 導彈制導等 6 儀器儀表 如頻譜分析 函數發生 鎖相環 地震處理等 7 自動控制 如電機控制 電力系統控制 機器人控制 磁盤控制 自動駕駛 安全檢測等 8 醫療 如助聽 超聲設備 診斷工具 病人監護等 9 家用電器 如高保真音響 音樂合成 音調控制 玩具與游戲 數字電話 電視等 DSP芯片應用領域 DSP系統開發流程 根據需求寫出任務說明書 根據任務書確定技術指標 選擇DSP芯片及外圍芯片 總體設計確定軟硬件分工 軟件設計說明書 硬件設計說明書 軟件編程與調試 硬件 sch pcb 系統集成 硬件調試 系統測試 樣機完成 聯試 產品測試與生產 DSP系統開發流程 DSP知識平臺 DSP技術 計算機學科 電子學科 計算機硬件 計算機軟件 電子線路 數字信號處理 第1章習題1 舉例說明數字信號處理技術的特點與應用 2 簡述DSP芯片的主要特點 分類方法及其選擇原則 3 設某DSP芯片的MAC時間為40ns 應用于128階FIR濾波系統設計時 理論上 被處理信號的最高頻率不得高于多少 第2章TMS320C54XDSP硬件結構 本章內容 1 TMS32054XDSP結構特點 2 TMS32054XDSP結構框圖 3 TMS32054XDSP總線結構 4 TMS32054XDSP存儲器結構 5 TMS32054XDSP處理器結構 6 TMS32054XDSP片上外設 7 TMS32054XDSP芯片引腳 8 TMS32054XDSP復位操作 TMS32054XDSP結構特點 結構特點 10 25ns的指令周期 40 100MIPS 高效快速 192K 16位的 最小 可尋址存儲空間 哈佛結構 兩個40位累加器ACCA ACCB 40位算術邏輯單元 ALU 包括一個40位的桶型移位寄存器 17 17位硬件乘法器 允許16位帶符號或不帶符號的乘法 4組數據 地址內部總線及雙地址生成單元 多總線結構 8個輔助寄存器及一個堆棧 2 6級的并行流水線操作 流水線結構 1 8V 2 5V 3 3V低功耗節電模式 宜于電池供電應用 豐富的片內外設 包括串 并接口 軟件可編程定時器 等待狀態發生器及可配置PLL的時鐘發生器 TMS320C54xDSP內部由中央處理器CPU 程序 數據存儲器 內部總線及其控制 片內外設等幾大部分組成 結構框圖 多總線結構可以在每個指令周期內產生兩個存儲地址 實現流水線并行數據處理 提高操作的性能和靈活性 總線結構 TMS320C54x采用多總線結構 片內共有8條16位總線即 4條程序 數據總線和4條地址總線 包括 一條程序總線 PB 三條數據總線 CB DB EB 四條地址總線 PAB CAB DAB EAB TMS32054XDSP總線結構 這些總線的功能是 總線結構 PB傳送取自程序存儲器的指令代碼和立即操作數 CB和DB傳送讀自數據存儲器的操作數 LD EB傳送寫到存儲器 程序 數據 的數據 ST 4條地址總線 PAB CAB DAB和EAB 傳送指令代碼及操作數的地址 下面以程序的6級執行過程為例說明各總線使用情況 DSP芯片廣泛采用流水線結構以減少指令執行時間 流水線深度從2 8級不等 VC5402DSP采用6級流水操作 代表1條指令執行的6個步驟 如下圖所示 上圖中的6級流水操作是相互獨立的 在任何一個給定周期內 流水線各級上都會有1到6條指令的不同操作在運行 即允許重疊執行 6級流水操作的功能分別是 Prefetch 預取指 把將要執行的指令地址提供給程序地址總線PAB Fetch 取指 從程序總線PB上讀取程序指令 并放入指令寄存器IR Decode 譯碼 指令寄存器IR中的內容被譯碼 同時判定操作數類型 尋址方式及控制順序 Access 訪問尋址 數據地址產生單元DAGEN把將要訪問的數據存儲區地址提供給數據地址總線DAB和CAB Read 讀操作數 從數據總線DB和CB上讀取操作數 同時把將要寫的數據存儲區地址提供給寫地址總線EAB Execute write 執行 寫操作 執行指令 同時通過數據寫總線EB完成寫操作 PC內容加載PAB 指令內容通過PB加載IR PB內容在IR中被譯碼 操作數1 2地址加載DAB CAB 操作數1 2加載DB CB存儲地址加載EAB 執行結果加載EB 總線結構 程序執行讀寫操作時用到的總線 TMS320C54xDSP采用改進的哈佛結構 分成3個獨立的存儲空間 存儲器結構 64K字的程序存儲空間 程序存儲器空間存放要執行的指令和執行中所用的系數表 64K字的數據存儲空間 數據存儲器存放執行指令所要用的數據 操作數 64K字的I O空間 I O存儲空間與存儲器映象外圍設備相接口 也可以作為附加的數據存儲空間使用 TMS32054XDSP存儲器結構 雖然C54xDSP提供了至少192K字的存儲空間 但真正存儲容量是由芯片實際存儲器的大小決定的 所有 C54x片內部都含有數據存儲器和程序存儲器 但不同型號芯片的RAM和ROM容量是不相同的 存儲器結構 存儲器結構 一般來說 片內RAM被優先安排到數據存儲空間 片內ROM被優先激活于程序存儲空間 但在改進的哈佛結構中 片內RAM可以部分地被配置為程序存儲空間 片內ROM也可以部分地被定義為數據存儲空間 在改進的哈佛結構中 用戶可根據需要 通過設置工作方式控制寄存器PMST的3個位控信息MP MC OVLY和DROM 靈活方便地將片內ROM和RAM 包括SARAM和DARAM 配置定義為程序存儲空間或數據存儲空間 其中MP MC OVLY影響程序存儲空間配置 DROM影響數據存儲空間配置 64K程序存儲空間 64K程序存儲空間 64K數據存儲空間 所有 C54x片內部都含有數據存儲器和程序存儲器 但不同型號芯片的RAM和ROM容量及駐留區域是不相同的 VC5402DSP片內配置有4K字的ROM 駐留在程序存儲空間的F000H FFFFH區間內 程序存儲器 CPU工作方式控制位MP MC決定了F000H FFFFH 4K字 程序空間的片內 片外地址分配及片內ROM的使用情況 MP MC 1 F000H FFFFH 4K字 程序空間定義為片外存儲器 MP MC 0 F000H FFFFH 4K字 程序空間定義為片內存儲器 重復占用控制位OVLY決定了0000H 3FFFH 16K字的DARAM 程序空間的片內 片外地址分配及片內DARAM的使用情況 OVLY 1 0080H 3FFFH 約16K字 可定義為片內程序存儲空間 能片內尋址 但不得與數據存儲地址重疊 OVLY 0 0000H 3FFFH 16K字 被定義為片外程序存儲空間 只能片外尋址 0000H 3FFFH全部作為數據存儲地址 MP MC和OVLY位的狀態影響著程序存儲空間的分配 F800H FBFFH 1K字 Bootload引導程序FC00H FCFFH 256字 u律擴展表FD00H FDFFH 256字 A律擴展表FE00H FEFFH 256字 sine表FF00H FF7FH 128字 機內自檢程序FF80H FFFFH 128字 中斷矢量表 兩個控制位可通過PMST寄存器軟件設置 其狀態對VC5402DSP程序存儲空間配置的影響見下表 程序存儲器 MP MC可以通過裝載PMST寄存器軟件設置 也可以通過MP MC引腳 32 硬件設置 程序存儲器 硬件復位時 CPU首先檢測MP MC引腳狀態并存儲到PMST中 如果MP MC引腳為低電平 則VC5402片內的4K字ROM將自動映射到程序存儲空間第0頁的F000H FEFFH內 同時 中斷向量指針指向片內程序存儲空間的FF80H 如果MP MC引腳為高電平 則程序空間全部定義為片外存儲器 中斷向量也被映射到片外程序存儲空間的FF80H FFFFH 硬件復位后 CPU將忽略MP MC引腳狀態 可通過軟件編程設置MP MC控制位來決定程序存儲空間的分配 數據存儲器 0000H 007FH 128字 為特殊功能寄存器空間 CPU及片內外設寄存器駐留在該區域 構成DSP存儲器映像寄存器MMR 0080H 3FFFH 約16K字 為片內DARAM數據存儲空間 當CPU產生的數據地址在片內數據存儲器范圍內時 可直接對片內數據存儲器尋址 4000H EFFFH 44K字 為片外數據存儲空間 需外擴片外數據存儲RAM 當CPU產生的數據地址不在片內數據存儲器范圍內時 則自動對片外數據存儲區尋址 F000H FFFFH 4K字 的數據存儲空間的片內 片外地址分配由DROM位控制決定 DROM 1 F000H FFFFH可部分地定義為片內數據存儲空間 DROM 0 F000H FFFFH定義為片外數據存儲空間 VC5402DSP片內含有16k字的DARAM 駐留在數據存儲空間的0000H 3FFFH區間內 可片內尋址 控制位DROM可通過PMST寄存器軟件設置 其狀態對VC5402DSP數據存儲空間配置的影響見下表 數據存儲器 為提高CPU并行處理能力 通常將數據存儲器劃分為80H個存儲單元 128字 的數據塊 構成若干個數據頁 VC5402可尋址64K字的數據存儲空間 即64K的數據空間可被分成512頁 其中片內16K字的DARAM被分成128頁 每頁128個字單元 數據存儲器 VC5402數據存儲空間及其DARAM前1K字的空間配置示意如下圖所示 DP9 bit 9 bit的DP指向數據存儲空間的512個數據頁中的一頁 0 1 2 510 511 7 bit的偏移地址指向某數據頁中128個單元中的一個 LD 0000H ALD 02H DPADD00H 16 ASTHA 7FH 數據存儲器 VC5402的數據存儲器及其DARAM前1K字的空間配置示意圖 0000H 0020H 0080H 0100H 0180H 0200H 0280H 0300H 0380H 數據存儲器 03FFH 圖中看出 C5402DSP片內DARAM的前1K字中 數據存儲空間第0頁被配置為特殊功能寄存器區 駐留著存儲器映像CPU 外設寄存器 用戶不得占用 OVLY位的設置對其不起作用 0000H一001FH區間內連續分布著30個CPU特殊功能寄存器 0020H一007FH區間內 分布著片上外設處理寄存器 數據存儲器 這些位于數據存儲空間第0頁上的特殊功能寄存器均屬存儲器映像寄存器MMR 尋址存儲器映像CPU寄存器無須等待時間 而尋址存儲器映像外設寄存器則至少需要2個機器周期 具體由片內外設電路決定 從0080H開始將DARAM分成每80H 128字 個存儲單元為一個數據頁 以便于CPU的并行操作 提高芯片的高速處理能力 CPU映射寄存器 CPU映射寄存器 外設映射寄存器 54XDSP中所有的片內 片外 程序 數據存儲器分別統 編址 從0000H FFFFH 存儲器結構 存儲器小結 所有54xDSP都含有片內數據存儲器和程序存儲器 但不同型號的DSP片內RAM和ROM容量及駐留區域不相同 與片外存儲器相比 片內存儲器不需插入等待狀態時間 具有速度快和功耗小等優點 當然 片外擴展存儲器的存儲能力 則是片內存儲器無法比擬的 在改進的哈佛結構中 PMST的3個控制位MP MC OVLY和DROM可以靈活地重新配置片內ROM和RAM的程序 數據空間 地址不能重疊 MP MC OVLY影響程序存儲空間配置 DROM影響數據存儲空間配置 TMS320C54x系列所有芯片的中央處理器CPU完全相同 由運算部件 硬件 和控制部件 軟件 組成 處理器結構 2 控制部件控制部件是 C54x芯片的中樞神經 C54x控制部件包括3個16位CPU工作狀態和方式控制寄存器 狀態寄存器ST0和ST1 工作方式控制寄存器PMST 1 運算部件TMS320C54x運算部件硬件結構主要包括 1 一個40位的算術邏輯運算單元 ALU 2 兩個40位的累加器 3 一個移位 16 30位的桶形移位寄存器 4 硬件乘法 累加器單元 5 16位數據暫存器 6 比較 選擇和存儲單元 CSSU 7 指數編碼器 40位算邏單元ALU 40位累加器A B 桶形移存器 乘法累加單元 數據暫存器 比較選擇存儲單元 指數編碼器 40位的算術邏輯運算單元ALU執行算術和邏輯操作功能 大多數算術邏輯運算指令都是單周期指令 ALU的輸入 1 來自移位寄存器的輸出 2 來自數據總線DB CB的操作數 3 來自累加器A B中的數據 4 來自寄存器T中的數據ALU的輸出 除存儲操作指令 ADDM ANDM ORM和XORM 外 ALU的運算結果通常都被傳送到40位的目的累加器A或B中 ALU受SXM OVM C16 C位控制 同時影響OVA B ZA B TC位 算術邏輯運算單元 運算部件 ALU結構框圖 運算部件 累加器A和B都可以配置成乘法器 加法器或ALU的目的寄存器 用來存放從ALU和乘 加單元輸出的數據同時 其運算結果也能輸出到ALU或乘 加單元中 此外 在執行MIN和MAX指令或者并行指令LDMAC時都要用到它們 一個累加器加載數據 另一個完成運算 累加器A和B的主要區別在于 累加器A的高16位可作為乘法器的一個輸入 而累加器B則不能 累加器A和B都可分為三部分 累加器A和B 運算部件 bit39 32稱作累加器的保護位 既可防止諸如自相關那樣的迭代運算時溢出 也可用做符號擴展 Bit31 16稱作累加器的高位字 Bit15 0稱作累加器的低位字 AG AH AL 保護位 高階位 低階位 累加器A 39 32 31 16 15 0 BG BH BL 保護位 高階位 低階位 累加器B 39 32 31 16 15 0 累加器A和B的差別在于累加器A的高16位可以用作乘法器的一個輸入 而累加器B不能 運算部件 C54xDSP桶形移位寄存器的任務是為輸入 輸出的數據定標 有一個與累加器或數據總線 CB DB 相連接的輸入以及一個與ALU或EB總線相連接的輸出 能將輸入數據進行0 31位的左移和0 16位的右移 所移的位數由ST1中的移位數域 ASM 被指定作為移位數寄存器的暫存器 TREG 或指令操作數決定 移存器的輸入 1 來自數據總線DB CB的操作數 16位 32位 2 來自累加器A B中的數據 40位 移存器的輸出 1 至ALU的一個輸入端 2 至寫數據總線EB移位操作受ASM TREG SXM TC位與指令操作數的控制與影響 桶形移位寄存器 運算部件 桶形移位寄存器結構框圖 運算部件 40位的桶形移位寄存器功能任務是 1 在ALU運算前 對來自數據存儲器的操作數或者累加器的值進行定標 2 對累加器的值進行算術或邏輯移位 3 對累加器進行歸一化處理 4 對累加器存儲到數據存儲器的值送走之前進行定標 運算部件 乘法 加法器由乘法器 加法器 帶符號 無符號輸入控制 小數控制 零檢測器 舍入器 溢出 飽和邏輯電路和暫存寄存器TREG組成 乘法器的一個輸入端X的數據可從來自暫存寄存器T 累加器A的32 16位以及數據總線DB傳過來的數據存儲器操作數中選擇 乘法器的另一個輸入端Y的數據則可從來自程序總線PB傳過來的程序存儲器操作數 DB總線和CB總線傳過來的數據存儲器操作數以及累加器A的32 16位中選擇 17X17乘法器的輸出接至加法器的一個輸入端 乘法 加法器 運算部件 硬件乘法 加法器結構框圖 運算部件 40位加法器的一個加數來自硬件乘法器積的輸出 另一個加數則來自累加器A或累加器B 一般在一個流水線周期內可以完成一次乘法累加運算 加法器的輸出通過零檢測器 舍入器 2的補碼 溢出 飽和邏輯電路 送至工作狀態寄存器 影響溢出標志和零標志 最后的運算結果送入兩個目的累加器 A還是B 由運算指令決定 運算部件 比較 選擇和存儲單元 CSSU 完成累加器的高位字和低位字之間的最大值比較 即選擇累加器中較大的字并存儲在數據存儲器中 不改變狀態寄存器ST0中的測試 控制位和傳送寄存器 TRN 的值 同時 CSSU利用優化的片內硬件促進Viterbi型蝶形運算 比較 選擇和存儲單元 CSSU 運算部件 指數編碼器是用于支持單周期指令EXP的專用硬件 在EXP指令中 累加器中的指數值能以二進制補碼的形式存儲在T寄存器中 范圍為bit 8至31 指數值定義為前面的冗余位數減8的差值 即累加器中為消除非有效符號位所需移動的位數 當累加器中的值超過了32bits 該操作將產生負值 指數編碼器 運算部件 控制部件是 C54x芯片的中樞神經 C54x有三個狀態和控制寄存器 狀態寄存器ST0 狀態寄存器ST1和處理器方式狀態寄存器PMST ST0和ST1包括了各種條件和方式的狀態 PMST則包括了存儲器配置狀態和控制信息 ST0 06H ST1 07H PMST 1DH 控制部件 l工作方式控制寄存器PMST ProcessorModeStatus PMST主要設定并控制處理器的工作方式 同時反映處理器的工作狀態 其各位的定義如下圖所示 IPTR InterruptVectorPointer 中斷向量指針 IPTR的9位字段 15一7 16位中斷向量地址的高9位 復位時 這9位全置成1 復位向量總是駐留在程序存儲空間的FF80H地址處 即復位時 PC FF80H 115 76543210 控制部件 MP MC MicroProcess MicroComputer 微處理器 微計算機工作方式選擇位 這一位的信息可以由硬件連接方式決定 也可以由軟件置位或清零選擇 但復位時由硬件引腳連接方式決定 芯片復位時 CPU采樣32 引腳的電平 電平為高時 芯片工作于微處理器狀態 不能尋址片內的程序存儲器 片內ROM 電平為低時 芯片工作于微計算機狀態 可以尋址片內的程序存儲器 OVLY Overlay RAM重復占用標志位 OVLY 1 允許片內雙訪問數據RAM塊映射到程序空間 即片上DARAM可作為程序空間尋址 但數據0頁 0 7FH 作為特殊寄存器空間 不能映射 若OVLY 0 則片上RAM只能作為數據空間尋址 DROM DataROM 數據ROM位 DROM用來控制片內ROM能否映射到數據空間 DROM 1 片內ROM可以映射到數據空間 DROM 0 則片內ROM不可以映射到數據空間 控制部件 AVIS AddressVisibility 地址可見控制位 AVIS 1 允許在地址引腳上看到內部程序空間的地址內容 而當AVIS 0時 外部地址線上的信號不能隨內部程序地址一起變化 CLKOFF ClockOff 時鐘關斷位 CLKOFF 1 94 CLKOUT引腳禁止輸出 CLKOFF 0 CLKOUT引腳輸出時鐘脈沖 SMUL SaturationonMultiplication 乘法飽和方式位 SMUL 1 使用多項式加MAC或多項式減MAS指令進行累加時 對乘法結果進行飽和處理 SST SaturationonStore 存儲飽和方式位 SST 1 對存儲前的累加器進行飽和處理 控制部件 15 1312111098 0 l狀態寄存器ST0 Status0 ST0主要反映尋址要求以及計算運行的中間狀態 ARP AssistantRegisterPointer 輔助寄存器指針 用于間接尋址單操作數的輔助寄存器選擇 當DSP處于標準運行方式時 CMPT 0 ARP 0 TC TestControlSignal 測試 控制標志 用來保存ALU的測試位操作結果 同時可以由TC的狀態 0或1 控制條件分支的轉移和子程序調用 并判斷返回是否執行 控制部件 C Carry 進位標志 加法進位時 置1 減法借位時 清零 OVA OverflowofA 累加器A的溢出標志 當ALU的運算結果送入累加器A且溢出時 OVA置1 OVB OverflowofB 累加器B的溢出標志 當ALU的運算結果送入累加器B且溢出時 OVB置1 DP DataMemoryPagePointer 數據儲儲器頁指針 DP的9位數作為高位與直接尋址指令中的低7位結合 形成16位直接尋址方式下的數據存儲器地址 這種尋址方式要求ST1中的編譯方式位CPL 0 控制部件 151413121110987654 0 l狀態寄存器ST1 Status1 ST1主要反映尋址要求 初始狀態設置 I O及中斷控制 BRAF BlockRepeatActionFlag 塊重復操作標志 此標志置位表示正在執行塊重復操作指令 此標志位清零表示沒有進行塊操作 CPL Compilemode 直接尋址編譯方式標志位 表示直接尋址選用何種指針 CPL 1表示選用堆棧指針 SP 直接尋址方式 CPL 0表示選用頁指針 DP 直接尋址方式 控制部件 XF ExternalFlag 27 外部引腳XF狀態控制位 可通過軟件置位或清零控制通用外部I O引腳XF的輸出狀態 HM HoldMode 芯片響應HOLD信號時 CPU保持工作方式標志 置1表示CPU暫停內部操作 清零表示CPU從內部處理器取指繼續執行內部操作 外部地址 數據線掛起呈高阻態 INTM InterruptMode 中斷方式控制位 置1 SSBX指令 則關閉所有可屏蔽中斷 清零 RSBX指令 則開放所有可屏蔽中斷 此位不影響不可屏敝中斷RS NMI OVM OverflowMode 溢出方式控制位 置1 SSBX 時 ALU運算發生正溢出 目的累加器置成正的最大值 007FFFFFFFH ALU運算發生負溢出 目的累加器置成負的最大值 FF80000000H 清零 RSBX 時 則直接加載實際運算結果 控制部件 SXM SignextensionMode 符號擴展方式控制位 SXM 1 數據進入ALU之前需進行符號位擴展 SXM 0 則禁止進行符號位擴展 此位可由指令SSBX和RSBX置位或清零 C16 DoubleprecisionArithmaticMode 雙16位 雙精度算術運算模式 C16 1 ALU工作于雙16位算術運算方式 C16 0 ALU工作于雙精度算術運算方式 FRCT FractionMode 小數方式控制位 FRCT 1 乘法器輸出自動左移1位 消去多余的符號位 CMPT CompatibilityMode 輔助寄存器修正方式控制位CMPT 0 標準方式 時 ARP的內容必須清零 且不能修改 CMPT 1 兼容方式 時 除AR0外 當間接尋址單個數據存儲器操作數時 可通過修正ARP的內容改變輔助寄存器AR1 AR7的值 ASM AccumulateShiftMode 累加器移位方式控制位 5位字段的ASM規定了從 16至15的移位 2的補碼 可以用LD指令 短立即數 對ASM加載 控制部件 所有的 C54x的CPU結構及功能完全相同 但片上外設的配置可能不同 一般包括如下部分 1 特殊功能寄存器2 時鐘發生器3 硬件定時器4 軟件可編程等待狀態發生器5 并行口6 串行口7 通用I O口8 中斷系統 片上外設 TMSC5402芯片引腳 芯片引腳 C5402共有144個引腳 按功能可分為電源引腳 時鐘引腳 控制引腳 地址引腳 數據引腳 通訊端口引腳 外部中斷引腳 通用I O引腳等8個部分 TMSC5402芯片引腳 芯片引腳 1 電源引腳 C5402共有23個電源引腳 包括1 CPU核電壓CVDD 3 端口電壓DVDD以及接地引腳 CVDD引腳 16 68 91 125 142 DVDD引腳 4 33 56 75 112 130 VSS接地引腳 3 14 34 40 50 57 70 76 93 106 111 128 TMSC5402芯片引腳 芯片引腳 2 時鐘引腳 C5402有2個外部晶振引腳及3個時鐘模式控制引腳 96 97 外部晶振引腳 77 78 79 時鐘模式控制引腳 TMSC5402芯片引腳 芯片引腳 3 控制引腳 C5402共有14個控制信號引腳 RS 98腳 復位信號MSTRB 24腳 存儲器選通信號IOSTRB 25腳 I O選通信號PS 20腳 外部程序存儲器片選信號DS 21腳 外部數據存儲器片選信號IS 22腳 I O設備選擇信號R W 23腳 讀 寫信號IACK 6l腳 中斷響應信號MP MC 32腳 DSP工作方式選擇信號READY 19腳 數據準備好信號HOLD 30腳 請求控制存儲器接口信號HOLDA 28腳 響應控制存儲器響應信號MSC 26腳 微狀態完成信號 TMSC5402芯片引腳 芯片引腳 4 地址引腳 C5402共有20個片外地址引腳 A0 131腳 一A3 134腳 A4 135腳 一A9 141腳 A10 5腳 A11 7腳 A15 11腳 A16 105腳 A17 107腳 A19 109腳 D0 99腳 一D5 104腳 D6 113腳 一D15 124腳 5 數據引腳 C5402共有16個片外數據引腳 6 通信引腳 McBSP串口 BFSR0 43腳 串口0的同步接收信號BFSR1 44腳 串口1的同步接收信號BDR0 45腳 串口0的串行數據接收輸入BDR1 47腳 串口1的串行數據接收輸入BCLKX0 48腳 串口0的發送時鐘信號BCLKX1 49腳 串口1的發送時鐘信號BFSX0 53腳 串口0的同步發射信號BFSX1 54腳 串口1的同步發射信號BDX0 59腳 串口0的串行數據發射輸出BDX1 60腳 串口1的串行數據發射輸出BCLKR0 41腳 串口0的接收時鐘信號BCLKR1 42腳 串口1的接收時鐘信號 芯片引腳 TMSC5402芯片引腳 HD0 HD7 數據引腳8位并行I O HCS 17腳 片選信號 HAS 13腳 地址選通信號 HBIL 31腳 字節識別信號 HCNTL0 1 39腳 46腳 主機控制信號 HDS1 2 127 129腳 數據選通信號 HINT TOUT1 51腳 HPI申請中斷信號 HRDY 55腳 HPI數據準備好信號 HR W 18腳 主機向HPI讀寫信號 芯片引腳 TMSC5402芯片引腳 6 通信引腳 HPI并口 TMSC5402芯片引腳 芯片引腳 7 外部中斷引腳 C5402共有1個不可屏蔽中斷和4個可屏蔽中斷引腳 NMI 63腳 1個不可屏蔽中斷引腳INT0 3 64 67腳 4個可屏蔽外部中斷引腳 XF 27腳 輸出引腳BIO 31腳 輸入引腳 8 通用I O引腳 C5402只有2個通用I O引腳 配合XC指令可監控引腳狀態 可用SSBX置1可用RSBX清0 C5402的144個引腳除上述賦予了功能的引腳外 還有若干沒有使用的空腳NC 另外在具體應用時也會有一些功能引腳暫時閑置不用 對于這些閑置未用引腳的處理原則是 1 空腳NC可以懸空不接 2 閑置未用的輸出引腳可以懸空不接 3 閑置未用的輸入引腳不能懸空不接 而應將它們上拉或下拉為固定電平 4 關鍵的控制輸入引腳未用時 應固定接為適當狀態 例如 Read引腳未用時應固定接為有效狀態 而Hold引腳未用時應固定接為無效狀態 5 閑置未用的I O引腳未用時 應區別對待 如果缺省狀態為輸入引腳 則同 3 處理 將它們上拉或下拉為固定電平 如果缺省狀態為輸出引腳 則同 2 處理 可以懸空不接 芯片引腳 復位是一種非屏蔽外部中斷 可以在上電時或其它任何時候對DSP進行復位操作 為保證DSP可靠復位 RS引腳必須保持至少5個主頻 CLKOUT 時鐘周期的低電平 TMSC5402DSP復位操作 復位時 IPTR所有位被置1 即IPTR 1FFHPC 1111111110000000 0FF80HMP MC位狀態與MP MC引腳相同產生中斷響應