課 程 設 計 課程名稱 微電子器件工藝課程設計 題目名稱 PNP雙極型晶體管的設計 學生學院_ 材料與能源學院_ _ 專業班級 08電子材料1班 學 號 3108007452 學生姓名_ 123 _ _ 指導教師_ 魏愛香、何玉定_ _ 2011 年 6 月 17 日廣東工業大學課程設計任務書 一、課程設計的內容設計一個均勻摻雜的pn p型硅雙極晶體管，滿足T=300K時，基區摻雜濃度為NB=1016cm-3,共發射極電流增益=50。BVCEO=60V，設計時應盡量減小基區寬度調制效應的影響，假設經驗參數為年n=3)二、課程設計的要求與數據1了解晶體管設計的一般步驟和設計原則2根據設計指標設計材料參數，包括發射區、基區和集電區摻雜濃度NE, NB,和NC, 根據各區的摻雜濃度確定少子的擴散系數，遷移率，擴散長度和壽命等。3根據主要參數的設計指標確定器件的縱向結構參數，包括集電區厚度Wc，基本寬度Wb，發射區寬度We和擴散結深Xjc, 發射結結深Xje等。4根據擴散結深Xjc, 發射結結深Xje等確定基區和發射區預擴散和再擴散的擴散溫度和擴散時間；由擴散時間確定氧化層的氧化溫度、氧化厚度和氧化時間。 5根據設計指標確定器件的圖形結構，設計器件的圖形尺寸，繪制出基區、發射區和金屬接觸孔的光刻版圖。 6. 根據現有工藝條件，制定詳細的工藝實施方案。7撰寫設計報告三、課程設計應完成的工作1. 材料參數設計2.晶體管縱向結構設計3.晶體管的橫向結構設計（設計光刻基區、發射區和金屬化的掩膜版圖形）4工藝參數設計和工藝操作步驟5.總結工藝流程和工藝參數6. 寫設計報告四、課程設計進程安排序號設計各階段內容地點起止日期1教師布置設計任務，講解設計要求和方法教1-4012011.6.62學生熟悉設計任務，進行資料查閱和整體設計方案的制定圖書館，教1-4012011.6.73設計晶體管的各區材料參數和結構參數設計圖書館，教1-4012011 .6.84.教師集中輔導，分析材料參數和結構設計中存在的主要問題教1-4072011.6.95晶體管工藝參數設計，實驗室教1-4022100.6.10-2011.6.116繪制光刻基區、發射區和金屬化的版圖實驗室教1-4022011.6.122011.6.138教師集中輔導，分析工藝設計中存在的主要問題實驗室教1-3222011.6.149總結設計結果，寫設計報告實驗室教1-3222011.6.1510寫課程設計報告圖書館，宿室2011.6.1611教師組織驗收，提問答辯實驗室2011.617五、應收集的資料及主要參考文獻1半導體器件基礎Robert F. Pierret著，黃如譯，電子工業出版社，2004. 2半導體物理與器件 趙毅強等譯，電子工業出版社，2005年. 3硅集成電路工藝基礎，關旭東編著，北京大學出版社，2005年.發出任務書日期： 2011年 6 月 6日 指導教師簽名：計劃完成日期： 2011年 6月 17日 基層教學單位責任人簽章：主管院長簽章：目 錄一、課程設計目的與任務 2二、課程設計時間 2三、課程設計的基本內容23.1 微電子器件與工藝課程設計npn雙極型晶體管的設計23.2 課程設計的主要內容： 2四、課程設計原理3五、工藝參數設計35.1 晶體管設計的一般步驟： 35.2 材料參數計算 45.2.1 各區摻雜濃度及相關參數的計算 45.2.2 集電區厚度Wc的選擇85.2.3 基區寬度WB 85.2.4 晶體管的橫向設計 115.2.4.1 晶體管橫向結構參數的選擇115.3 工藝參數設計125.3.1 晶體管工藝概述 125.3.2 工藝參數計算思路 135.3.3 基區相關參數的計算過程： 135.3.4 發射區相關參數的計算過程 155.3.5 氧化時間的計算 175.3.6 外延層的參數計算 195.3.7 設計參數總結 20六、工藝流程圖 21七、生產工藝流程 217.1 硅片清洗 217.2 氧化工藝 227.3 第一次氧化工藝步驟（基區氧化）237.4 采用比色法測量氧化層厚度237.5 第一次光刻工藝（基區光刻）247.6 硼擴散工藝 257.6.1原理 257.6.2工藝步驟 257.7 第二次光刻工藝（發射區光刻）267.8 磷擴散工藝（發射區擴散） 267.8.1工藝原理 267.8.2 工藝步驟(擴散的過程同時要進行發射區的氧化) 27八、版圖 28九、心得體會 30十、參考文獻 31 PNP雙極型晶體管的設計一、課程設計目的與任務微電子器件與工藝課程設計是繼微電子器件物理、微電子器件工藝和半導體物理理論課之后開出的有關微電子器件和工藝知識的綜合應用的課程，使我們系統的掌握半導體器件，集成電路，半導體材料及工藝的有關知識的必不可少的重要環節。目的是使我們在熟悉晶體管基本理論和制造工藝的基礎上，掌握晶體管的設計方法。要求我們根據給定的晶體管電學參數的設計指標，完成晶體管的縱向結構參數設計晶體管的圖形結構設計材料參數的選取和設計制定實施工藝方案晶體管各參數的檢測方法等設計過程的訓練，為從事微電子器件設計、集成電路設計打下必要的基礎， 二、課程設計時間兩周三、課程設計的基本內容3.1 微電子器件與工藝課程設計pnp雙極型晶體管的設計設計一個均勻摻雜的pnp型硅雙極晶體管，滿足T=300K時，基區摻雜濃度為NB=1016cm-3,共發射極電流增益=50。BVCEO=60V，設計時應盡量減小基區寬度調制效應的影響，假設經驗參數為年n=3)。3.2 課程設計的主要內容：（1）了解晶體管設計的一般步驟和設計原則。（2）根據設計指標選取材料，確定材料參數，如發射區摻雜濃度NE,，基區摻雜濃度NB， 集電區摻雜濃度NC，根據各區的摻雜濃度確定少子的擴散系數，遷移率，擴散長度和壽命等。（3）根據主要參數的設計指標確定器件的縱向結構參數，如集電區厚度Wc，基區寬度Wb，發射極寬度We和擴散結深Xjc，發射結結深等。（4）根據結深確定氧化層的厚度，氧化溫度和氧化時間；雜質預擴散和再擴散的擴散溫度和擴散時間。（5）根據設計指標確定器件的圖形結構，設計器件的圖形尺寸，繪制出基區、發射區和金屬接觸孔的光刻版圖。 （6）根據現有工藝條件，制定詳細的工藝實施方案。 四、課程設計原理 晶體管的設計是有關晶體管物理知識的綜合應用。晶體管的基本理論只能反映晶體管內部的基本規律，而且這些規律往往是基于很多假設，并忽略了很多次要因素的情況下得到的，如工藝因素的影響，半導體材料的影響及雜質濃度的具體分布形式等。因此，在進行晶體管設計時必須從生產實踐中總結出經驗數據與基本的理論結合起來，經過多次反復，才能得到切實可行的設計方案。同時，對有志從事半導體器件以及集成電路有關工作的工程技術人員來說，要系統的掌握半導體器件，集成電路，半導體材料及工藝的有關知識，晶體管設計也是必不可少的重要環節。晶體管設計過程，實際上就是根據現有的工藝水平，材料水平，設計水平和手段以及所掌握的晶體管的有關基本理論，將用戶提出的或預期要得到的技術指標或功能要求，變成一個可實施的具體方案的過程。因此，設計者必須對當前所能獲取的半導體材料的有關參數和工藝參數有充分的了解，并弄清晶體管的性能指標參數與材料參數，工藝參數和器件幾何結構參數之間的相互關系，才可能得到設計所提出的要求。但是晶體管的種類繁多，性能指標要求也就千差萬別，因此要將各類晶體管的設計都要講清楚是很難的，所以我們只能簡單介紹一下晶體管設計的一般步驟和基本原則。五、工藝參數設計5.1 晶體管設計的一般步驟：晶體管設計過程大致按下列步驟進行： 第一，根據預期指標要求選定主要電學參數、VCBO、VCEO、ICM，確定主要電學參數的設計指標。第二，根據設計指標的要求，了解同類產品的現有水平和工藝條件，結合設計指標和生產經驗進行初步設計，設計內容包括以下幾個方面：（1）根據主要電學參數計算出各區的濃度：Nc、Ne、Nb。（2）縱向設計：根據主要參數的設計指標確定器件的縱向結構參數，如基區寬度Wb，擴散結深Xj和集電區厚度Wc等。 （3）橫向設計：根據設計指標確定器件的圖形結構，設計器件的圖形尺寸，繪制出光刻版圖。 （4）根據設計指標選取材料，確定材料參數，如電阻率r，位錯，壽命，晶向等。（5）根據現有工藝條件，制定實施工藝方案。（6）根據晶體管的類型進行熱學設計，選擇分裝形式，選用合適的管殼和散熱方式等。 第三，根據初步設計方案，對晶體管的電學驗算，并在此基礎上對設計方案進行綜合調整和修改。第四，根據初步設計方案進行小批測量試制，暴露問題，解決矛盾，修改和完善設計方案。5.2 材料參數計算5.2.1 各區摻雜濃度及相關參數的計算由設計題目可知，晶體管的設計指標是： 300K時，基區摻雜濃度為NB=1016cm-3,共發射極電流增益=50，BVCEO=60V。對上表參數進行仔細分析后可發現，上述參數中，只有擊穿電壓主要由集電區電阻率決定。因此，集電區電阻率的最小值由擊穿電壓決定，在滿足擊穿電壓要求的前提下，盡量降低電阻率，并適當調整其他參量，以滿足其他電學參數的要求。對于擊穿電壓較高的器件，在接近雪崩擊穿時，集電結空間電荷區已擴展至均勻摻雜的外延層。因此，當集電結上的偏置電壓接近擊穿電壓V時，集電結可用突變結近似，對于Si器件擊穿電壓為 ， 由此可得集電區雜質濃度為： 根據公式,可算出集電區雜質濃度：一般的晶體管各區的濃度要滿足NENBNC，故， 圖1 室溫下載流子遷移率與摻雜濃度的函數關系（器件物理55頁）查圖1得到少子遷移率： 根據公式可知： 圖2 摻雜濃度與電阻率的函數關系（器件物理59頁）根據圖2，可得到不同雜質濃度對應的電阻率：（即襯底選用的電阻率） 圖3 少子壽命與摻雜濃度的函數關系（半導體物理177頁）根據圖3，可得到E、B、C三區的少子壽命 注明：這里的少子壽命偏大，故取器件物理287頁的經驗值，為了方便得到較合理的基區準中性寬度，所以這里的少子壽命取值如下： 根據公式有：5.2.2 集電區厚度Wc的選擇(1)集電區厚度Wc 根據公式求出集電區厚度的最小值為：WC的最大值受串聯電阻rcs的限制。增大集電區厚度會使串聯電阻rcs增加，飽和壓降VCES增大，因此WC的最大值受串聯電阻限制。 綜合考慮這兩方面的因素，故選擇WC=14m5.2.3 基區寬度WB（1）基區寬度的最大值對于低頻管，與基區寬度有關的主要電學參數是b，因此低頻器件的基區寬度最大值由b確定。當發射效率g1時，電流放大系數，因此基區寬度的最大值可按下式估計： 為了使器件進入大電流狀態時，電流放大系數仍能滿足要求，因而設計過程中取l=4。 根據公式,求得低頻管的基區寬度的最大值為：由公式可看出，電流放大系數b要求愈高，則基區寬度愈窄。為提高二次擊穿耐量，在滿足b要求的前提下，可以將基區寬度選的寬一些，使電流在傳輸過程中逐漸分散開,以提高二次擊穿耐性。（2）基區寬度的最小值為了保證器件正常工作，在正常工作電壓下基區絕對不能穿通。因此，對于高耐壓器件，基區寬度的最小值由基區穿通電壓決定,此處，對于均勻基區晶體管，當集電結電壓接近雪崩擊穿時，基區一側的耗盡層寬度為： 在高頻器件中，基區寬度的最小值往往還受工藝的限制。則由上述可知：（3）基區寬度的具體設計與PN結二極管的分析類似，在平衡和標準工作條件下，BJT可以看成是由兩個獨立的PN結構成，它在平衡時的結構圖如下所示： 圖4 平衡條件下的PNP三極管的示意圖具體來說，由于，所以E-B耗盡區寬度（）可近視看作全部位于基區內，又由，得到大多數C-B耗盡區寬度（）位于集電區內。因為C-B結輕摻雜一側的摻雜濃度比E-B結輕摻雜一側的濃度低，所以。另外注意到是基區寬度，是基區中準中性基區寬度；也就是說，對于PNP晶體管，有： （10）其中和分別是位于N型區內的E-B和C-B耗盡區寬度。在BJT分析中指的就是準中性基區寬度。E-B結的內建電勢為：C-B結的內建電勢為： 根據公式有：E-B結在基區一邊的耗盡層厚度為 可以當成單邊突變結處理 C-B結在基區一邊的耗盡層厚度為 根據公式有： 求解得到由上述可得基區總寬度： 滿足條件：，這個寬度是允許的，但是為了與標準工藝相對應，這里的，方便以后的計算。（3）擴散結深在晶體管的電學參數中，擊穿電壓與結深關系最為密切，它隨結深變淺，曲率半徑減小而降低，因而為了提高擊穿電壓，要求擴散結深一些。但另一方面，結深卻又受條寬限制，由于基區積累電荷增加，基區渡越時間增長，有效特征頻率就下降，因此，通常選?。悍瓷浣Y結深為 集電結結深為（4）芯片厚度和質量本設計選用的是電阻率為的P型硅，晶向是。硅片厚度主要由集電結深、集電區厚度、襯底反擴散層厚度決定。同時擴散結深并不完全一致，在測量硅片厚度時也存在一定誤差。因此在選取硅片厚度時必須留有一定的的余量。襯底厚度要選擇適當，若太薄，則易碎，且不易加工；若太厚，則芯片熱阻過大。因此，在工藝操作過程中，一般硅片的厚度都在300um以上，但最后要減薄到150200um。硅片的質量指標主要是要求厚度均勻，電阻率符合要求，以及材料結構完整、缺陷少等。5.2.4 晶體管的橫向設計5.2.4.1 晶體管橫向結構參數的選擇(1)橫向設計進行晶體管橫向設計的任務，是根據晶體管主要電學參數指標的要求，選取合適的幾何圖形，確定圖形尺寸，繪制光刻版圖。晶體管的圖形結構種類繁多：從電極配置上區分，有延伸電極和非延伸電極之分；從圖形形狀看，有圓形、梳狀、網格、覆蓋、菱形等不同的幾何圖形。眾多的圖形結構各有其特色。此次設計的晶體管只是普通的晶體管，對圖形結構沒有特別的要求，所以只是采用普通的單條形結構。三極管剖面圖如圖5，三極管俯視圖如圖6。圖5：三極管剖面圖圖6：三極管俯視圖(2) 基區、發射區與集電區面積的計算基區面積無特別要求，取有效的根據設計要求，涉及到集電極電流受基區電導調制效應的限制。有公式：由最大飽和壓降VCES2V可得到： （8）其中、為臨界飽和時的結壓降，通常V，可以到半導體物理學第七版，電子工業出版社一書的124頁，圖4-15進行查得，由（8）式得：另外，為滿足散熱要求，取AC要大一些。故最終決定的三個區的面積分別為，5.3 工藝參數設計5.3.1 晶體管工藝概述在集成電路工藝中，最早得到廣泛應用的一種雙極型工藝技術就是所謂的三重擴散方法，由于其成本低、工藝簡單以及成品率高等優點，這種技術直到今天在某些應用領域中仍然在繼續使用。這個工藝流程只需七塊光刻掩模版，首先在N襯底上生長一層初始氧化層，并光刻出P保護環擴散區窗口；保護環擴散推進完成后，去掉初始氧化層，重新生長第二次氧化層，并光刻出集電區注入窗口；集電區注入推進完成后，把二次氧化層去掉，再生長第三次氧化層，并光刻出基區注入窗口；完成基區注入后，去掉三次氧化層，并對基區雜質進行退火激活，然后生長第四次氧化層，并光刻出發射區注入窗口；發射區注入完成后，再把四次氧化層去掉，并生長最后一次氧化層，在這層氧化層上光刻出基極歐姆接觸區窗口；然后進行基極歐姆接觸區的N+注入，并對基極歐姆接觸區和發射區注入層進行最后一次退火激活；接下來沉積歐姆接觸區保護層、開接觸孔、形成金屬化導電層并對其進行光刻和刻蝕。在基本的三重擴散工藝技術基礎上所做的改進之一就是增加一個集電區埋層，即位于集電區下面的一個重摻雜的擴散區，它可以使集電區的串聯電阻大大減小。引入集電區埋層后意味著集電區本身必須通過外延技術在襯底上生長出來，這項技術稱為“標準埋層集電區工藝（SBC）”。不同的制造工藝會產生不同的發射結寄生電容、發射結擊穿電壓及基區接觸電阻等。從歷史發展來看，雙極型晶體管的性能在很大程度上受其寄生參數的限制，在這些參數中最主要的是與歐姆接觸區或器件非本征區有關的結電容。三重擴散工藝或標準埋層集電區工藝具有較大的非本征電容。較為先進的雙極型器件工藝則利用自對準多晶硅結構形成器件發射區和基區的歐姆接觸，而金屬和多晶硅的接觸可以在較厚的場氧化層上制備形成，這樣就使器件的結面積大大縮小。此外，利用多晶硅形成發射區歐姆接觸，還可以使器件的本征電流增益有所增大。5.3.2 工藝參數計算思路計算思路：發射區擴散時間氧化層厚度在發射區擴散時基區擴散結深基區擴散時間基區掩蔽層厚度氧化時間。由于二次氧化，必須在考慮基區擴散深度時須對發射區掩蔽層消耗的硅進行補償（在前面計算已將它計算在內了）。下表是計算擴散系數過程中要用到的：表1：硅中磷和硼的與（微電子工藝基礎119頁表5-1）雜質元素磷（P）3.853.66硼（B）0.763.46 表2：二氧化硅中磷和硼的與（微電子工藝基礎106頁表4-6）雜質元素磷（P）1.75硼（B）3.505.3.3 基區相關參數的計算過程：（1）預擴散時間PNP基區的磷預擴散的溫度取800，即1073K（規范取值到1120，但是這樣得不到合理的預擴散時間，所以降低溫度來處理）由公式 其中 圖7 雜質在硅中的溶解度（實用集成電路工藝手冊107頁圖6-7）由圖7可得，在800時磷在硅中的固溶度為，但是這里的數據比較大，為了計算的方便故這里的表面濃度取（預擴時間在合理范圍）故 （2）氧化層厚度：氧化層厚度的最小值由預擴散（1073K）的時間t=1848s來決定的，且服從余誤差分布，并根據假設可求 。 考慮到生產實際情況，基區氧化層厚度取為6000(C)基區再擴散的時間：本來應該取1120，但是為了能夠得到較快的主擴時間，所以主擴溫度取到了1250（1523K），這時的 由于預擴散的結深很淺，可將它忽略，故，由再擴散結深公式：，而且 故可整理為： 即經過化簡得， 利用MATLAB軟件求解方程，得t=24967s=6.93h5.3.4 發射區相關參數的計算過程（1）預擴散時間PNP發射區的磷預擴散的溫度這里取950，即1223K由公式 其中 由上面的圖7可得，在950時硼在硅中的固溶度為，即此處的 故 （2）氧化層厚度：氧化層厚度的最小值由預擴散（1223K）的時間t=2101s來決定的，且服從余誤差分布，并根據假設可求 考慮到生產實際情況，發射區氧化層厚度取為7000(C)基區再擴散的時間：主擴溫度取1200（1473K），此時有 由于預擴散的結深很淺，可將它忽略，故，由再擴散結深公式：， 而且 故可整理為： 即經過化簡得， 利用MATLAB軟件求解方程，得t=7515s=2.08h5.3.5 氧化時間的計算 表3 1100的干氧和濕氧的氧化速率常數（半導體制造基礎41頁）A()B()B/A()干氧0.094.56濕氧(95水汽)0.110表4 1200的干氧和濕氧的氧化速率常數（半導體制造基礎41頁）A()B()B/A()干氧0.041.62濕氧(95水汽)0.050（1）基區氧化時間由前面算出基區氧化層厚度是6000，如果氧化溫度是1100，要得到6000的氧化層，可以采用干氧濕氧干氧工藝,因為 所以可以根據所需厚度來算時間可以先后干氧各500，然后濕氧5000，根據1100的相關系數代入上述式子，則可以得到：1100干氧，1100濕氧，將上面的厚度對應代入，可以得到干氧時間和濕氧時間：即干氧11min（500）-濕氧36min(5000)干氧11min(500)(2)發射區氧化時間由前面算出基區氧化層厚度是7000，如果氧化溫度是1200，要得到7000的氧化層，可以采用干氧濕氧干氧工藝,同樣根據 來算時間可以先后干氧各1000，然后濕氧5000，根據1200的相關系數代入上述式子，則可以得到：1200干氧，1200濕氧，將上面的厚度對應代入，可以得到干氧時間和濕氧時間：即干氧17min（1000）-濕氧22min(5000)干氧17min(1000)5.3.7 設計參數總結采用外延硅片，其襯底的電阻率為7的P型硅，選取晶向。表4：設計參數總結列表相關參數集電區C基區B發射區E各區雜質濃度少子遷移率1332437200擴散系數34.498811.31835.18電阻率70.50.045少子壽命擴散長度結深/W()面積(2)60010030擴散溫度()和時間預擴散/800,1848950,2101再擴散/1250,249671200,7515氧化層厚度()/60007000氧化時間/先干氧氧化11分鐘，后濕氧氧化36分鐘，再干氧氧化11分鐘。先干氧氧化17分鐘，后濕氧氧化22分鐘，再干氧氧化17分鐘。 六、工藝流程圖PNP晶體管生產總的工藝流程圖：七、生產工藝流程7.1 硅片清洗1.清洗原理：a. 表面活性劑的增溶作用：表面活性劑濃度大于臨界膠束濃度時會在水溶液中形成膠束，能使不溶或微溶于水的有機物的溶解度顯著增大。b.表面活性劑的潤濕作用：固氣界面消失，形成固液界面c.起滲透作用；利用表面活性劑的潤濕性降低溶液的表面張力后，再由滲透劑的滲透作用將顆粒托起，包裹起來。具有極強滲透力的活性劑分子可深入硅片表面與吸附物之間，起劈開的作用，活性劑分子將顆粒托起并吸附于硅片表面上，降低表面能。顆粒周圍也吸附一層活性劑分子，防止顆粒再沉積。通過對污染物進行化學腐蝕、物理滲透和機械作用，達到清洗硅片的目的。硅片清洗液是指能夠除去硅片表面沾污物的化學試劑或幾種化學試劑配制的混合液。常用硅片清洗液有：名稱配方使用條件作用備注號洗液NH4OH:H2O2:H2O=1:1:51:2:780510min去油脂去光刻膠殘膜去金屬離子去金屬原子號洗液HCl:H2O2:H2O=1:1:61:2:880510min去金屬離子去金屬原子號洗液H2SO4:H2O2=3:1120101015min去油、去臘去金屬離子去金屬原子7.2 氧化工藝7.2.1.氧化原理二氧化硅能夠緊緊地依附在硅襯底表面，具有極穩定的化學性和電絕緣性，因此，二氧化硅可以用來作為器件的保護層和鈍化層，以及電性能的隔離、絕緣材料和電容器的介質膜。二氧化硅的另一個重要性質，對某些雜質（如硼、磷、砷等）起到掩蔽作用，從而可以選擇擴散；正是利用這一性質，并結合光刻和擴散工藝，才發展起來平面工藝和超大規模集成電路。制備二氧化硅的方法很多，但熱氧化制備的二氧化硅掩蔽能力最強，是集成電路工藝最重要的工藝之一。由于熱生長制造工藝設備簡單，操作方便，SiO2膜較致密，所以采用熱氧化二氧化硅制備工藝。熱生長的方法是將硅片放入高溫爐內，在氧氣氛中使硅片表面在氧化物質作用下生長SiO2薄層，氧化氣氛可為水汽，濕氧或干氧。實驗表明，水汽氧化法：生長速率最快，但生成的SiO2層結構疏松，表面有斑點和缺陷，含水量多，對雜質特別是磷的掩蔽以力較差，所以在器件生產上都不采用水汽氧化法。（1）干氧法: 生長速率最慢，但生成的SiO2膜結構致密，干燥，均勻性和重復性好，掩蔽能力強，鈍化效果好，SiO2膜表面與光刻膠接觸良好，光刻時不易浮膠。（2） 濕氧法:生長速率介于前兩者之間，生長速率可通過爐溫或水浴溫度進行調整。使用靈活性大，濕氧法生長的SiO2膜，雖然致密性略差于干氧法生長的SiO2膜，但其掩蔽能力和鈍化效果都能滿足一般器件生產的要求，較突出的弱點是SiO2表面與光刻膠接觸不良，光刻時容易產生浮膠。生產中采用取長補短的方法，充分利用濕氧和干氧的優點，采用干氧濕氧干氧交替的方法。根據迪爾和格羅夫模型，熱氧化過程須經歷如下過程：（1）氧化劑從氣體內部以擴散形式穿過滯流層運動到SiO2-氣體界面，其流密度用F1表示，流密度定義為單位時間通過單位面積的粒子數。（2）氧化劑以擴散方式穿過SiO2層（忽略漂移的影響），到過SiO2-Si界面，其流密度用F2表示。（3）氧化劑在Si表面與Si反應生成SiO2，流密度用F3表示。（4）反應的副產物離開界面。氧化的致密性和氧化層厚度與氧化氣氛（氧氣、水氣）、溫度和氣壓有密切關系。應用于集成電路掩蔽的熱氧化工藝一般采用干氧濕氧干氧工藝制備。7.2.2.氧化工藝步驟（1）開氧化爐，并將溫度設定倒750-850，開氧氣流量2升/分鐘；（2）打開凈化臺，將清洗好的硅片裝入石英舟，然后，將石英舟推倒恒溫區。并開始升溫；（3）達到氧化溫度后，調整氧氣流量3升/分鐘，并開始計時，確定干氧時間。在開始干氧的同時，將濕氧水壺加熱到95-98。干氧完成后，立即開濕氧流量計，立即進入濕氧化。同時關閉干氧流量計，確定濕氧時間；（4）濕氧完成，開干氧流量計，調整氧氣流量3升/分鐘，并開始計時，確定干氧時間；（5）干氧完成后，開氮氣流量計，調整氮氣流量3升/分鐘，并開始降溫，降溫時間30分鐘；（6）將石英舟拉出，并在凈化臺內將硅片取出，同時，檢測氧化層表面狀況和厚度；（7）關氧化爐，關氣體。7.2.3測量氧化層厚度測量厚度的方法很多，有雙光干涉法、電容壓電法、橢圓偏振光法、腐蝕法和比色法等。在精度不高時，可用比色法來簡單判斷厚度。比色法是利用不同厚度的氧化膜在白光垂直照射下會呈現出不同顏色的干涉條紋，從而大致判斷氧化層的厚度。顏色氧化膜厚度（埃）灰100黃褐300藍800紫1000275046506500深藍1500300049006800綠1850330056007200黃2100370056007500橙225040006000紅250043506250 7.5 第一次光刻工藝（基區光刻）（1）、光刻原理光刻工藝是加工制造集成電路微圖形結構的關鍵工藝技術，起源于印刷技術中的照相制版。是在一個平面（硅片）上，加工形成微圖形。光刻工藝包括涂膠、曝光、顯影、腐蝕等工序。集成電路對光刻的基本要求有如下幾個方面：（1）高分辨率：一個由10萬元件組成的集成電路，其圖形最小條寬約為3um，而由500萬元件組成的集成電路，其圖形最小條寬為1.5-2um，百萬以上元件組成的集成電路，其圖形最小條寬1um，因此，集成度提高則要求條寬越細，也就要求光刻技術的圖形分辨率越高。條寬是光刻水平的標志，代表集成電路發展的水平。（2）高靈敏度：靈敏度是指光刻機的感光速度，集成電路要求產量要大，因此，曝光時間應短，這就要求光刻膠的靈敏度要高。低缺陷：如果一個集成電路芯片上出現一個缺陷，則整個芯片將失效，集成電路制造過程包含幾十道工序，其中光刻工序就有10多次，因此，要求光刻工藝缺陷盡量少，否則，就無法制造集成電路。精密的套刻對準：集成電路的圖形結構需要多此光刻完成，每次曝光都需要相互套準，因此集成電路對光刻套準要求非常高，其誤差允許為最小條寬的10%左右。集成電路所用的光刻膠有正膠和負膠兩種：正性光刻膠通常由堿溶性酚醛樹脂、光敏阻溶劑及溶劑等組成，光敏劑可使光刻膠在顯影液中溶解度減小，但曝光將使光敏阻溶劑分解，使光刻膠溶解度大大增加而被顯掉，未曝光部分由于溶解度小而留下。負性光刻膠和正性光刻膠相反，負性光刻膠在曝光前能溶于顯影液，曝光后，由于光化反應交鏈成難溶大分子而留下，未曝光部分溶于顯影液而去掉。由此完成圖形復制。本次采用正光刻膠。（2）工藝步驟1) 準備：A) 開前烘，堅膜烘箱，前烘溫度設定95，堅膜溫度為120。B) 涂膠前15分鐘開啟圖膠凈化臺，調整轉速，以滿足生產要求。C) 光刻前30分鐘，開啟光刻機汞燈。D) 開啟腐蝕恒溫槽，溫度設定40E) 清洗膠瓶和吸管，并倒好光刻膠。F) 清洗掩膜版（基區光刻掩膜版），并在凈化臺下吹干2) 涂膠：光刻工藝采用旋轉涂膠法，涂膠前設定好予勻轉速和時間，甩干速度和時間。將氧化完成或擴散完成的硅片放在涂膠頭上，滴上光刻膠進行涂膠，要求膠面均勻、無缺陷、無未涂區域。3) 前烘 將涂好光刻膠的硅片放入前烘烘箱，并計時，前烘完成后將硅片取出，4) 對準 將掩膜版上在光刻機上，并進行圖形套準。5) 曝光 將套準后的硅片頂緊，檢查套準誤差、檢查曝光時間，確認無誤后，進行曝光。6) 顯影此采用浸泡顯影，分別在1#顯影液，2#顯影液顯3-5分鐘，然后在定影液定影3-5分鐘，之后在甩干機中甩干，在顯微鏡下檢查是否合格，否則，返工。7) 堅膜在顯影檢查合格后將硅片放入堅膜烘箱進行堅膜，設定堅膜時間。8) 腐蝕將堅膜好的硅片準備腐蝕，首先確認氧化層厚度，計算腐蝕時間。然后進行腐蝕，腐蝕后沖水10分鐘，甩干后在顯微鏡下檢查是否腐蝕干凈，若未腐蝕干凈繼續腐蝕。9) 去膠硅片腐蝕完成后，在3#液中將光刻膠去掉，并沖洗干凈，工藝結束。7.6 硼擴散工藝7.6.1原理擴散是微觀粒子的一種極為普遍的熱運動形式，各種分離器件和集成電路制造中的固態擴散工藝簡稱擴散，硼擴散工藝是將一定數量的硼雜質摻入到硅片晶體中，以改變硅片原來的電學性質。硼擴散是屬于替位式擴散，采用預擴散和再擴散兩個擴散完成。（1）預擴散硼雜質濃度分布方程為：表示恒定表面濃度（雜質在預擴散溫度的固溶度），D1為預擴散溫度的擴散系數，x表示由表面算起的垂直距離（cm）,他為擴散時間。此分布為余誤差分布。（2）再擴散（主擴散）硼再擴散為有限表面源擴散，雜質濃度分布方程為：其中Q為擴散入硅片雜質總量：D2為主擴散（再分布）溫度的擴散系數。雜質分布為高斯分布。7.6.2工藝步驟1) 工藝準備A) 開擴散爐，并將溫度設定到750-850，開氮氣流量3升/分鐘。B) 清洗源瓶，并倒好硼源（固態源，由氧化硼與其他穩定的氧化物壓制而成）。C) 開涂源凈化臺，并調整好涂源轉速。2) 硅片清洗：清洗硅片（見清洗工藝），將清洗好的硅片甩干。3) 將清洗干凈、甩干的硅片涂上硼源。4) 從石英管中取出石英舟，將硅片裝在石英舟上，并將石英舟推到恒溫區。調節溫控器，使溫度達到預擴散溫度，并開始計時，時間是1499秒（約25分鐘）。5) 預擴散完成后，拉出石英舟，取出硅片，漂去硼硅玻璃，沖洗干凈后，檢測R值，采用四探針法進行測量：四探針法中探針等間距配置，有恒流源供給外側兩根探針一個小電流I，在內部兩個探針之間可以測到電壓V，對于厚度遠小于直徑d的薄型半導體樣品來說，電阻率可以由下式給出:式中CF為修正因子，它與壁紙d/s有關，s為探針間距，當d/s20時，修正因子為4.54。（6）將預擴散硅片用2#液清洗，沖洗干凈甩干。（7）取出再擴散石英舟，將甩干的硅片裝入石英舟，并將石英舟推到恒溫區。調節溫控器，使溫度達到再擴散溫度1200，調整氧氣流量3升/分鐘，并開始計時，前面已算出再擴散時間8605秒（143分鐘），同時根據工藝條件先進行干氧氧化。（8）調節氧氣調整氧氣流量為3升/分鐘，并開始計時，干氧時間是65分鐘。在開始干氧同時，將濕氧水壺加熱到95。（9）干氧完成后，開氮氣流量計，按工藝條件調節氮氣氧氣比例，然后，開通源閥，使通源流量達到工藝要求，并開始計時。（10）干氧完成后，開濕氧流量計，立即進入濕氧化。同時關閉干氧流量計。根據工藝條件進行濕氧，濕氧時間是13分鐘。（11）濕氧完成后，開干氧流量計，調整氧氣流量3升/分鐘，并根據工藝條件確定干氧時間，干氧時間是65分鐘。（12）干氧完成后，開氮氣流量計，流量3升/分鐘，根據工藝條件，確定氮氣時間。（13）氮氣完成后，再擴散結束，調整溫控器降溫，氮氣流量不變，時間30分鐘。（14）降溫完成后，拉出石英舟，取出硅片，檢測氧化層厚度、均勻性，漂去氧化層，沖洗干凈后，檢測R值，結深，值。（15）將擴散后的硅片交光刻工藝，光刻完成后，檢測擊穿電壓、值。（16）根據實測值，與工藝要求進行比較，如果不滿足工藝條件，重新計算再擴散時間，并制定再擴散工藝條件，至到達到設計要求。硼擴散工藝結束。7.7 第二次光刻工藝（發射區光刻）此次除了光刻掩膜版外（這次用發射區光刻掩膜版），步驟與第一次光刻一樣，這里就不再列出。7.8 磷擴散工藝（發射區擴散）7.8.1工藝原理（1）擴散是微觀粒子的一種極為普遍的熱運動形式，各種分離器件和集成電路制造中的固態擴散工藝簡稱擴散，磷擴散工藝是將一定數量的磷雜質摻入到硅片晶體中，以改變硅片原來的電學性質。磷擴散是屬于替位式擴散，采用預擴散和再擴散兩步擴散法，（2）預擴散磷雜質濃度分布方程為：表示恒定表面濃度（雜質在預擴散溫度的固溶度），D1為預擴散溫度的擴散系數，x表示由表面算起的垂直距離（cm）,他為擴散時間。此分布為余誤差分布。（3）再擴散（主擴散）磷再擴散為有限表面源擴散，雜質濃度分布方程為：其中Q為擴散入硅片雜質總量：D2為主擴散（再分布）溫度的擴散系數。雜質分布為高斯分別。7.8.2 工藝步驟(擴散的過程同時要進行發射區的氧化)（1）將擴散爐溫度設定倒750-850，開氮氣流量3升/分鐘。（2）硅片清洗：清洗硅片（見清洗工藝）將清洗好的硅片甩干。（3）將從石英管中取出石英舟，將硅片裝在石英舟上，