數 字 電 子 技 術 綜 合實 訓 指 導 書目 錄第一節 課程設計的目的及要求- 3第二節 數字電子電路的設計方法 -4第三節 數字電路的安裝、調試方法-9第四節 數字電路設計內容及原理簡介-14第五節 設計說明書的要求-19第一節 綜合實訓的目的及要求一、目的主要目的，是提高學生在數字集成電路應用方面的實踐技能，培養學生綜合運用理論知識解決實際問題的能力，樹立嚴謹的科學作風，。學生通過電路設計、安裝、調試、整理資料等環節，初步掌握工程設計思想與方法，訓練組織電路開發工作的基本技能，學會編寫設計文件，逐步了解開展科學實踐的程序。二、基本要求通過課程設計各環節的實踐，同學們應達到如下要求：1 掌握數字電路分析和設計的基本方法；2 掌握數字電路的安裝、調試以及故障分析的專業技能；3具備查閱資料，應用資料分析和解決問題的能力。三、課程設計的任務：1完成一規定電路的安裝與調試 2完成一任選電路的設計、安裝和調試四、課程設計完成的內容：1 數字電路設計書2符合設計功能的電路第二節 數字電子電路的設計方法數字電路系統一般由輸入電路、控制電路、輸出電路、時鐘電路、脈沖產生電路和電源等部分組成。輸入電路主要作用是將被信號加工變換成數字信號、其形式包括各輸入接口電路。比如用正弦波振蕩器產生信號，要經過放大器對微弱信號進行放大與整形后，才能得到數字信號，有些模擬信號要經過模數轉換電路轉換成數字信號后再進行處理。在設計輸入電路時，必須首先了解輸入信號的性質及接口條件，以滿足設計要求。控制電路的功能是將信息進行加工處理，并為系統 各部分提供所需的各種控制。如數電書中所舉的彩燈顯示控制器，其定時器為一控制電路，正是在它的作用下，計數脈沖才按一定的霎時間周期，一組一組地送給地址計數順，形成時間控制。在數字頻率計中，從JK觸發器兩個反相輸出端輸出的信號 也是控制信號，它即了被測信號送至計數器的時間，同時又控制眲鎖存器在計數完畢后對數據進行鎖存。在具有整電報時功能的時鐘電路中，報時控制電路實現了計數到51、53、55、57、59秒時的五聲和整點時的一聲報時功能。產生這種信號輸出的電路即為控制電路。數字電路系統中，各種邏輯運算、判別電路等都是電路，它們是整個系統的核心。設計控制電路是數系統設計的最重要的內容，必須充分注意不同信號之間的邏輯關系與時序關系。輸出電路是系統最后邏輯功能的重要部分。數字電路系統中存在各種各樣的輸出接口電路，其功能可能是發送一組經系統處理后的數據，或顯示一組數字，或將數字信號進行轉換，變成模擬信號等。比如數字頻率計的顯示譯碼與數碼管電路，彩燈控制器的并行移位寄存器級驅動電路等，都屬于系統的輸出電路。設計輸出電路時，必須注意電路與負載在電平、信號極性、拖動能力等方面要相配的問題。 時鐘電路是數字電路各級組織訓的靈魂，它屬于一種控制 電路，整個系統都在它的控制下按一定的規律工作。時鐘電路包括主時鐘振蕩電路及經分頻后形成各種時鐘脈沖的電路。設計時鐘電路時，應根據系統的要求首先確定主時鐘的頻率，再由它與其他控制信號結合產生系統所需要的各種時鐘脈沖。電源為整個系統工作提供所需的能源，為各端口提供 所 直流電平。在數字電路系統中，TTL電路對電源電壓 要求比較嚴格，電壓值必須是在一定范圍內。COMS電路對電源電壓的要求相對比較寬松。設計電源時，必須注意電源的負載能力，電壓和穩定度及紋波系數等。因為任何復雜的數字電路系統都由不同層次、相對獨立、具有特定功能的子系統(單元電路)組成，為此在設計時，先將系統分解成若干個單元電路。然后中，對單元電路的功能及性能，以及單元電路之間的邏輯關系、時序關系進行分析，選用合適的單元數字電路來實現各子系統。最后，將各子系統組合起來，便完成了整個完整系統的設計。按照這種由大到小，由整體到局部，再由小到大，由局部到整體的設計方法便可實現數字電路的系統設計。下面我們提出設計數字電路的一般方法與步驟。一、 總體方案設計在進行數字電路設計時，首先要對設計任務進行認真的分析，明確任務，了解設計電路的性能指標。根據給定的技術指標、條件，以及功能要求，設計出組成電路的若干單元功能模塊，這個過程稱總體方案設計。這里的單元功能模塊是指能實現特定功能的最小單元電路(或稱為子系統)。在總體方案設計過程中，還要確定各單元電路之間的邏輯關系和時序關系，分析單元電路之間信號的流向。用原理方框圖表示出總體設計的結果。因為設計途徑不是唯一的，滿足要求的方案也不是唯一的，所以為得到一個滿意的設計方案往往要針對要求，進行大量的市場調研、查閱資料、手冊等工作，通過設計驗證再設計多次反復過程，才能確定出最好的設計方案。振蕩器分頻器計數器顯示電路音響電路報時控制門校時控制電路圖1 數字時鐘的結構方框圖總體設計方案用系統方框圖表示時，主要部分和難點可畫詳細一些，一般部分只需要反映設計思想、基本原理以及信號的流向就可以了。系統方框圖應力求簡潔、清晰。具有整電報時、校正功能的數字時鐘的結構方框圖如圖1所示。二、單元電路的設計單元電路的設計是整個電路設計的實質部分。將每一部分按照總體框圖的要求設計好，才能保證整體電路的質量。單元電路的設計步驟分為以下三步。第一步：根據總體方案對單元電路的要求，明確單元電路的功能、性能指標。注意各單元電路之間的輸入輸出信號的邏輯關系和時序關系，盡量避免使用電平轉換電路。第二步：選擇設計單元電路的結構形式。通常選擇學過的熟悉的電路，或者通過查閱資料選擇更合適的、更先進的電路，在此基礎上高度改進，使電路的結構形式最佳。在選擇電路時充分考慮經下幾個問題：1 電路的功能滿足要求。2 電路的結構簡單、成本低3 電路的性能穩定、通用性強。第三步：計算單元電路的主要參數，從而確定元器件的類型。比如：振蕩電路，無論正弦波振蕩電路還時多諧振蕩電路都是通過電容的充放電實現振蕩的，為此要根據特定的信號頻率，計算出電路中電阻、電容的大小。第四步：畫出單元電路電路圖。三、元器件的選擇：1數字電路設計時器件的選擇原則 數字電路設計時器件的選擇是很重要的，因為器件的選擇是否合理直接影響著電路的穩定性，以及成本和成品體積大小等問題。選擇器件的原則是：在實現題目要求的前提下所選的器件最小，成本最低。最好采用同一種類型的集成電路，這樣不用考慮不同類型器件之間的連接匹配問題。不同種類的器件其電特性也不一樣，常用的器件是TTL和CMOS型。TTL電路的速度高，超高速TTL電路的平均傳輸時間約為10ns，中速TTL電路的傳輸時間也有50ns。CMOS電路的速度慢于TTL電路，但是CMOS電路的功耗低，輸出電壓幅度可調范圍大，抗干擾能力強。如果要求一定的輸出電流，TTL電路要強于CMOS電路。一般情況下，當要求高速時，多選用TTL器件；當要求低功耗時多選用CMOS器件。2標準數字IC的分類及特點數字集成電路分為兩大類，第一類是雙極性型TTL，一條是沿著7474LS74ALS系列向低功耗高速發展，另一條是沿著74H74S74AS向高速度發展。第二類屬于單極型CMOS，沿4000A4000B/4500B74HC系列向高速度發展，同時又保持了低功耗的優點。（1）、TTL型 這類集成電路是以雙極型晶體管為元件，輸入級采用多發射極晶體管形式，開關放大電路也由晶體管構成。在速度和功耗方面，都處于現代數字集成電路的中等水平。一般以74民用或54軍用為型號前綴。74LS系列：是現代TTL類型中的主要應用產品，也是邏輯IC重點產品之一，它的品種豐富，價格低廉，是主流產品。74S系列：特點是速度快，但功耗比74LS系列大得多，品種比74LS系列少。74ALS系列：特點是速度快，功耗比74LS系列低，品種比74LS系列少，價格較高。（2）CMOS類型這類集成電路是以場效應三極管為元件構成的。其特點如下： 靜態功耗很低，一般中規模集成電路的靜態功耗小于100W； 電源電壓范圍寬，一般工作電壓在3V18V之間； 輸入阻抗非常高，可達100M以上； 扇出能力強，低頻工作時，可驅動50以上相同器件輸入端； 抗干擾容限大，電壓噪聲容限可達電源電壓的45%； 大部分CMOS集成電路的速度比較低。3使用TTL、CMOS集成電路的注意事項（1）使用TTL電路的注意事項TTL集成電路的標準電源電壓為5V，使用時電源電壓不能超過于4.255.25V。不能將電源與地顛倒錯接，否則將會因為電流過大導致器件過熱而損壞。電路的各輸入端不能直接接到高于5.5V或低于4.5V的低內阻電源相連，因為低內阻電源能提供較大的電流，從而導致器件過熱而損壞。除三態門和集電極開路的電路外，輸出端不準許并聯使用。輸出端不準許與電流源和地短接，但可以通過上拉電阻與電源相連，以提高輸出電平。在電源接通時，不要移動或插入集成電路，電流的沖擊可能造成芯片的損壞。多余的輸入端最好不要懸空，容易受干擾。有時會造成誤操作，因此多余的輸入端要根據需要處理。例如與門、與非門的多余輸入端可接到正電源，也可以交多余端和使用端并聯使用。不用的或門、或非門的輸入端可以直接接地或與使用端并聯使用。觸發器不使用的輸入端也不能懸空，應根據邏輯功能接入電平，輸入端連線應盡量短，這樣可以縮短時序電路中時鐘信號沿傳輸線傳輸的延遲時間。一般不準許觸發器的輸出端直接驅動指示燈、電感負載和長線傳輸，需要時加緩沖器。（2）使用CMOS集成電路時的注意事項 CMOS電路由于輸入電阻很高，因此極易接受靜電電荷。為了防止靜電擊穿，生產時輸入端都加了標準保護電路。但這并不能保證絕對安全，因此使用時必須注意： 存放CMOS集成電路時要屏蔽。 CMOS電路的電源電壓范圍是318V，使用時電源電壓的不能超過極限值。 捍接電路時，一般用20W內熱式電烙鐵，而且電烙鐵應該有良好的接地線。禁止在電路通電時焊接。 為了防止輸入端保護二極管因正向偏置而引起損壞，輸入電壓必須在UDDUSS與之間. 在調試電路時，應先接通電源，后加入輸入信號，即在CMOS電路本身沒有接能電源的情況下，不準許有信號輸入。 多余輸入端絕對不能懸空，否則不但容易接受外界噪聲干擾，而且破壞了正常的邏輯關系，也消耗了功率。因此多余的輸入端要根據需要處理。例如，與門和與非門的多余輸入端應接到高電平或正電源，如果電路的工作速度不高，不需要特別考慮功率時，也可以將多余的輸入端和使用端并聯使用。 CMOS電路的輸出端與電源和地不能短路，否則會造成損壞。 CMOS電路的工作電流比較小，其輸出端一般只能驅動一級晶體管，如果需要驅動比較重的負載時，最簡單的方法是在輸出端并聯接入幾個反相器，所用有反相器必須在同一芯片上。 插撥電路板電源插頭時，應注意先切斷電源，防止在插撥過程中燒毀CMOS電路的輸入端保護二極管。四、畫總電路圖單元電路和參數設計計算好，元器件選擇完畢后，則畫出總體電路圖。總體電路圖是電路實驗、調試及生產組裝的重要依據，所以電路圖畫好之后要進行審圖，檢查設計過程遺漏的問題，及時發現錯誤，進行修改，保證電路的正確性繪電路圖要注意以下幾個問題：1畫電路圖時應注意信號的流向，通常是從信號源或輸入端畫起，從左至右從上至下按信號的流向依次畫出各單元電路。電路圖的大小位置要適中，不要把電路畫成窄長型。2連線要畫成水平線或豎直線。連線要盡量短、少拐彎，電源一般用標值的方法，地線可用地線符號代替。三、四端互相連接的交叉處用線應該用圓點畫出，否則表示跨越。3對于復雜的電路，應先畫出草畫，待調整好布局和連線后，再畫出正式電路圖。第三節 數字電路的安裝、調試方法由于生產實際的復雜性和電子元器件參數的離散性，加上設計者經驗不足，一個僅從理論上設計出來的電路往往是不成熟的，可能存在許多問題，而這些問題不通過實驗是不容易查出來的，因此，在完成方案設計之后，需要進行電路的裝配和調試，若發現實驗現象與設計要求不符合的情況，應及時修改。在裝配電路的時候，一定要認真仔細、一絲不茍，注意集成塊不要插反或插錯，連線不要錯接并保證接觸良好，電源和地線不要短路，以避免人為故障。一、數字電路的安裝、調試步驟1根據總電路框圖和電路原理框圖，從主電路的單元電路開始，完成一個一個單元電路的安裝、調試。然后，安裝與調試控制電路的童電路，當各單元分別達到功能與指標要求之后，再將各單元電路聯系起來，進行系統的調試。在單元電路的安裝之前，首先檢查元器件的好壞，測試元件的指標。特別是集成電路，要自己設計功能檢測方法，對其好壞進行檢測。單元電路安裝好后，認真進行通電前的檢查，檢查否有漏接、短接、錯接的情況。通電后，檢查每片集成電路的工作電壓是否正常（TTL型集成電路的電源電壓為50.25V），這是電路有效工作的基本保證，然后，進行功能測試，驗證是否能達到設計的功能與指標。2統調主電路。將已調試好的若干單元電路連接起來，然后跟蹤信號流向，由輸入到輸出，由簡單到復雜，依次測試信號，直至正常工作。在信號測試過程中，因為控制電路尚未安裝，有時需要人為的給受控電路加以特定信號，使其正常工作，才能得到所需的信號。3安裝控制電路。控制電路一般為組合邏輯電路，對它的裝調主要是檢驗各邏輯控制門的功能是否正常，可采用給其輸入端接邏輯電平，輸出端接LED管的方法進行調試。總電路統調。在主電路與控制電路均完成的情況下，將控制電路與系統主電路中對應功能單元聯接起來，完成總電路的安裝，然后進行總電路的功能測試及調試。二、數字電路中常用的檢測方法數字電路的安裝與調試是檢驗、修正設計方案的實踐過程，是應用理論知識來解決實踐中各類問題的關鍵環節，是數電路設計者必須掌握的基本技能，而有效的測試方法則是電路正確運行的基本保證。數字電路常要檢測的內容有：集成塊好壞的檢測和系統功能的檢測。1 數字集成塊的功能測試在安裝電路之前，對所選用的數字集成電路，應進行邏輯功能檢測，以避免因器件功能不正常增加調試的困難。(1) 檢測器件功能的方法有如下幾種： 儀器檢測法。可以用一些簡單而實用的數字集成電路測試儀進行檢測； 功能實驗檢查法。可自行設計實驗電路，對集成塊進行邏輯功能測試； 替代法。可用被測器件替代正常工作的數字電路中的相同器件，若功能保持不變，則說明被測器件是好的。(2) 幾種基本電路的功能實驗檢查法 集成邏輯門電路靜態時，在各輸入分別接入不同的電平值，即邏輯“1”接高電平（輸入端通過1k電阻接電源正極，邏輯“0”接低電平（輸入端接地）。用數字萬用表測量各輸出端的邏輯電平，并分析各邏輯電平值勤是否符合電路的邏輯關系。動態測試是指各輸入端分別接入規定的脈沖信號，用示波器觀測各輸出端的信號，并畫出這些信號的時序波形圖，分析它們之間是否符合電路的邏輯關系。 集成觸發器靜態時，主要測試觸發器分析的、置位和翻轉功能。動態時央時種的作用下測試觸發器的計數功能，用示波器觀測電路各處波形的變化情況，據此可以測定輸出、輸入信號之間的分頻關系、輸出脈沖的上升和下降時間、觸發靈敏度和抗干擾能力，以及接入不同負載時嶧輸出波形參數的影響。測試時，觸發脈沖的寬度一般要大于數微秒，且脈沖的上升沿或下降沿要陡。 計數器電路計數器電路的靜態測試主要測試電路的復位、置位功能。動態測試是指在給定時鐘脈沖輸入情況下一，測試計數器的輸出端的狀態是否滿足計數功能表的要求。測試方法：可用示波器觀測各輸出端的波形(頻率較高時用此方法)，或用發光二極管測試輸出端的信號(頻率低于50HZ時用此方法)，還可根據萬用表測試輸出點(頻率低于50HZ時用此方法)，通過指針偏擺的頻率來測試，并畫出輸出端的波形與時鐘脈沖波形的關系。 譯碼顯示電路首先測試數碼管各筆段工作是否正常，如共陰極的發光二極管顯示器，可以將陰極接地，再將各筆段通過1k電阻接電源正極，各筆段應亮。再將譯碼器的數據輸入端依次輸入0001001，則顯示器對應顯示出19數字。譯碼顯示電路常見故障是：數碼顯示器上某字總是“亮”而不“滅”，可能是譯碼器的輸出幅度不正常或譯碼器的工作不正常。數碼顯示器上某字總是不“亮”，可能是數碼管或譯碼器的連接不正確或接觸不良。數碼管字符顯示模糊，而且不隨輸入信號變化，可能是譯碼的電源電壓不正常或連線不正確或接觸不良。2系統功能的檢測(1) 觀察法、觀察電路導線有無斷線或短路、插件有無松動、集成塊有無插反、電源電壓是否穩定、元件有無異味和發熱。(2) 信號住入代替法可在某些部分電路中利用信號設備的信號（可是單步脈沖或者是連續脈沖）取代自身信號輸入，若電路能正常工作說明電路的信號源的故障，若無法正常工作，則說明此電路有故障。這樣可以縮小故障范圍。(3) 信號尋跡法檢測時，可隨著信號流經的路線進行跟蹤檢查，用示波器或發光二極顯示各信號的情況。檢查的依據：對于組合邏輯電路，以真值表為依據；對于時序邏輯電路，則以狀態轉換圖為依據，對于綜合邏輯電路，可通過設計前所分析的各信號的波形圖來進行驗證，觀測信號是否正常，從而分析故障的原因。三、數字電路常見的故障和故障原因數字電路通常由多個子系統和模塊組成，連線很復雜。因此，在實際運行過程中出現故障也不可避免的。這不但要求檢查者有較好的電子電路理論基礎，對故障有較強的分析能力，而且還要求掌握檢測故障的方法，迅速找出故障，只有經過不斷的實踐，才能做到這一點。1常見的故障（1）系統故障數字系統的故障是指一個或多個電子元器件的損壞、接觸不良、導線斷裂與短路、虛焊等原因造成功能錯誤的現象。 對于組合邏輯電路，如不能按真值表的要求工作，就可認為電路有故障；對于時序邏輯電路，如不能按狀態轉換真值表工作時，就可認為電路有故障。（2）邏輯故障 固定電平故障 指某一點的邏輯電平為一固定電平值的故障。如接地故障，這進故障點的邏輯電平固定在0上。又如電路的某一點和電源短路，這時故障點的電平固定在1上。這一類故障在沒有排除以前，故障點的邏輯電平不會恢復到正常值。 橋接故障 橋接故障是由兩根或多根信號線相互短路造成的。主要有兩種類型：一是輸入信號線之間橋接造成的，如異或門兩條輸入信號線的橋接會造成失支異或功能；二是反饋橋接線造成的故障，如輸入線與輸出 線間的橋接、兩個獨立電路的輸入線間橋接或兩個獨立電路的輸出線間橋接等。2故障的原因（1）設計時忽視電子元器件的參數和工作條件。如電源電壓的過高或過低，輕則造成功能錯誤，嚴重的則造成電子元器件的損壞；不同類型集成電路之間的電平配合；電路動作邊沿選擇錯誤等都會造成故障。此外，大功率器件、電解電容、集成電路質量一好也都會造成故障，為此，在使用前應對所用元件進行篩選和檢察。（2）安裝布線不當。在安裝中出現斷線、橋接（相近導線連在一起造成的短路）、漏線、插錯電子元器件（特別是集成電路的方向錯誤）、閑置輸入端處理不當等都會引起故障。對閑置輸入端的處理：CMOS集成電路閑置輸入端不允許懸空，必須接地可接電源；閑置輸入端要根據門電路的類型確定其接高電平還是接低電平，如，對于與門和與非門，閑置輸入端就接高電平，對于或門、或非門和與或非門，閑置輸入端應接低電平。 （3）接觸不良。如接插件的松動、焊接不良（如虛焊）、接點氧化等。這類故障表現為時有時無，帶有一定的偶發性。（4）工作環境惡劣。有些數字系統有規定的使用條件和環境要求，如溫度、濕度、工作時間等。此外使用環境的電磁干擾超過允許范圍，將數字信號傳輸線和強干擾源線捆扎線在一起而又沒有采取任何防范措施，都會造成故障。（5）超期使用。電子元器件若超過其使用期限，會進入衰老期，技術性能會下降。第四章 數字電路設計內容及原理簡介設計題目一 整點報時數字時鐘設計要求：1數碼顯示“時”“分”“秒”；2 以24 小時為周期；3 具有整點報時功能，從59分50秒開始報時，間隔1秒鐘報時一次，報時時間延續1秒鐘，共報時6次4 前5次報時聲音用500Hz的低頻信號，最后一次的聲音用1KHz的高頻信號。一、 數字時鐘的功能與工作原理信號源產生穩定的高頻脈沖信號，作為數字種的時間基準，然后經分頻器分頻后輸出標準的1HZ的秒脈沖信號。秒計數器對秒脈沖信號進行計數，計滿60后向分計數器進位，分計數器計數，當分計數器計滿60后向小時計數器進位，小時計數器計數，當小時計數器計満24時，秒、分計數器清零，小時計數器置1，這樣完成一個計數周期。計數器輸出的二-十進制數通過譯碼器翻譯成為段碼，送顯示器(LED)管顯示。計時到整點時，通過報時控制電路進行整點報時。當接通電源或數鐘走時出現誤差時，可通過手動進行分、秒時間的校正。二、設計指導1 主體電路（1）秒脈沖信號源 秒脈沖是數字鐘的核心。所學過的振蕩電路有RC、LC正弦波振蕩電路、555構成的多諧振蕩電路、石英晶體振蕩電路。由于時鐘的時鐘脈沖要求穩定度及頻率的精度非常準確，所以通常選用晶振來構成秒脈沖源。電路可利用CD4060加上外圍的石英晶體組成振蕩電路。振蕩電路一部分是由外接電子表石英晶體、電阻、電容與CD4060內部的非門構成的振蕩源，另外一部分是一定級數的分頻器。振蕩器輸出的脈沖信號經一定級數分頻后，形成1S的基準脈沖。同時要求，此振蕩器還能產生的仿電臺報時用的1KHz的高頻信號和500Hz的低頻信號。（2）時、分、秒計數器秒信號經秒計數器、分計數器、時計數器之后，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時輸出信號，然后送至譯碼顯示電路，以便實現時、分、秒的數字顯示。“秒”和“分”計數器應為六十進制，而“時”計數器應為二十四進制。要實現這一要求，可選用的中規模集成計數器，如74LS90、74LS161、74LS160、74LS192、CD4518由同學們自行選擇，并充分說明理由。六十進制計數器可以由兩塊十進制計數器或雙十進制計數器構成，一塊組成十進制，另一塊組成六進制，組合起來就構成六十進制計數器。二十四進制計數器用置數反饋法實現。從計數結果：00、01、02、03、-09、10、11、12、-19、20、21、22、23可看出，時計數器的個位仍應構成十進制計數器，但當十位計到2，個位為4(或者5)時，即計到第二十四(或二十五)時，通過外加的置數反饋控制電路輸出一個信號（注意：該信號的電平應視計數器的功能而定，有時需高電平，有時需低電平），將“時”計數器的十位計數器強制置為0000狀態，同時，將“時”的個位計數器強制置為0001狀態，從而實現從2401的二十四進制計數。注：是計到二十四還是二十五產生反饋信號要根據計數器的置數是同部置數還是異步計數來決定，同學們自己思考結果。（3）譯碼顯示電路譯碼器將計數器輸出的二十進制碼譯成段碼，送顯示器顯示。選擇譯碼器與顯示器件時應當注意它們之間的相互配合。一是驅動功率要足夠大，二是邏輯電平要匹配。例如，采用共陰型的LED數碼管作為顯示器件時，則應采用高電平有效的共陰型譯碼電路，且因數碼管工作電流較大，不能用普通TTL譯碼器，應選用含驅動電路的譯碼器。常用的顯示譯碼有74LS48、74LS248、74LS249、74LS249、74LS47、CD4511。對于“時”十位的譯碼顯示，在設計時應注意：在顯示1點9點時，“時”的十位均是0，此時應使“時”的十位上的“0”熄滅而不顯示，當計數起過9點，“時”的十位才顯示相應的數。（4）整點報時控制電路音頻振蕩器：如圖3所示，報時的音頻信號Vs可以是正弦波或矩形波，一般為800-1000HZ左右（柔和的音頻范圍），可以選用多種方案實現信號的產生。如由555定時器構成的振蕩器，也可參直接引用前面所組成的信號源產生的基準信號，經特定的分頻后得到的近似信號。音響電路：用TTL功率門或集電極開路門（OC門）可以直接驅動小功率喇叭發聲，或者用一般集成電路后接由中功率三級管（3DG6、3AX310）組成的放大電路，再驅動小功率喇叭發聲。若控制信號VK是周期2S的矩形波，控制信號VK與音頻信號Vs通過一個“與”門，如圖3所示，這樣則會產生響1S停1S的報時聲音VO。 圖3 整點報時要求：每當秒計數器計數到51秒時，每隔1S產生1聲報時的低聲，共響5聲，計數到整點時，產生1聲延時1S的1000HZ的報時聲。通過對秒計數器輸出狀態的分析發現，若在秒的十位計數到0101，個位計數到0001、0011、0101、0111、1001這5個奇數時，分別產生高電平，而個位計數到0000、0010、0100、0110、1000這5個偶數時產生低電平，則每次在秒計數器計數到51開始到59之間，就會產生5個周期為2S的脈沖信號VA，將此信號與500Hz音頻信號通過“與門”A門，送到音響電路，則5聲低聲報時則實現了。設計者自己思考如何利用秒計數器的計數狀態作為報時控制電路的控制信號，通過控制電路產生脈沖信號VA。在計數到整點時即：XX：00：00時，最后響一聲1kHz的高頻信號，延續時間仍為1S。這時可利用分進位信號，促發一由555定時器構成的1S的延時電路，使其產生1S時間的高電平VC，將此信號與1kHz音頻信號VSS通過“與門”B門，將此信號送到音響電路，則實現了1聲延時1S的1kHZ的報時聲。最后，500Hz信號與1kHz信號是先后輸出到音響電路的，故A、B兩“與”門的報時信號，應通過“或”門后送音響電路。原理如圖4所示。 圖4 時鐘報時控制電路原理圖 同學們自己通過分析，設計出產生如圖4所示中的信號VK和VC的電路，將其與圖4中電路連接，便構成報時控制電路。設計題目二 簡易數字頻率計設計要求： 1頻率計測量范圍為09999Hz； 2采用4位數碼顯示頻率數； 3可測量三角波、正弦波和矩形方波的頻率 一、數字頻率計的工作原理 數字頻率計是直接用十進制數字來顯示被測信號頻率的一種測量裝置。頻率是周期信號在單位時間（1s）內變化的次數。若在一定時間間隔T內測得這個周期信號的重復變化次數N，則其頻率可表示為f=N/T=N。根據頻率的概念來設計頻率計的工作原理，先讓被測脈沖通過開啟時間為1秒的閘門后，送入一個計數器，并時實顯示計數值，當閘門關閉后，計數器保持計數值，此值則為被測脈沖的頻率。因此，數字頻率計數字頻率計電路應由時基電路、控制電路、閘門電路、計數鎖存電路、脈沖形成電路和譯碼顯示電路組成。結構如圖5所示。譯碼顯示器鎖存器計數器閘門電路脈沖形成電路邏輯控制時基電路 fs 圖5 數字頻率計結構框圖二、設計指導：數字頻率計的工作過程是：被測信號fs經脈沖形成電路整形，變成如圖6所示信號所示的脈沖波形，其周期與被測信號的周期相同。時基電路輸出標準時間信號，設其高電平持續時間為1s，則計數器的計數時間就為1s，計數器計得的脈沖數N（如所示）就是被測信號的頻率。邏輯控制單元的作用有兩個：其一產生清零脈沖，使計數器每次從零開始計數；其二，產生鎖存信號，使顯示器上的數字穩定不變。這些信號之間的時序關系如圖6所示。因此，1邏輯控制電路 邏輯控制電路用于產生鎖存信號和清零信號。根據圖6所示的時序波形，在標準時間信號結束時所產生的負跳變用來產生鎖存信號，同時鎖存信號經過反相器又用來產生清零信號，鎖存信號的脈沖寬度由本身電路的時間常數所決定。因此這兩個脈沖信號和可以由555構成的單穩態觸發器產生，同學們自己設計單元電路。2鎖存器 鎖存器的作用是將計數器在1s結束時的計數值進行鎖存，使顯示器上獲得穩定的測量值。因為計數器在1s內要計成千上萬個輸入脈沖，若不加