1、第6章 組合邏輯電路,6.1 數字電路的基本概念,1.2 數 制,1.6 邏輯函數的建立及其表示方法,1.8 邏輯函數的卡諾圖化簡法,1.7 邏輯函數的代數化簡法,1.3 二十進制碼（ BCD碼）,1.5 邏輯代數的基本公式和常用公式,1.4 基本邏輯運算,第一章組合邏輯電路,6.1 數字電路的基本概念 一、數字信號的特點:,數字信號在時間上和數值上均是離散的。 數字信號在電路中常表現為突變的電壓或電流,圖6.1.1 典型的數字信號,有兩種邏輯體制： 正邏輯體制規定：高電平為邏輯1，低電平為邏輯0。 負邏輯體制規定：低電平為邏輯1，高電平為邏輯0。 如果采用正邏輯，圖1.1.1所示的數字電壓信

2、號就成為下圖所示邏輯信號。,二、正邏輯與負邏輯,數字信號是一種二值信號，用兩個電平（高電平和低電平）分別來表示兩個邏輯值（邏輯1和邏輯0）。,數字電路中用1和0表示兩種完全對立的狀態如電燈的亮和暗,數字電路的特點： 1、基本單元電路簡單 2、抗干擾能力強 3、通用性強 4、具有算術和邏輯判斷功能 5、數據便于存儲、攜帶和交換 6、系統故障診斷容易 7保密性好。,數制和碼制,1.數制 數制：是指多位數碼中每一位的構成方法及低位向相鄰高位的進位規則。 (1) 常用進制 十進制：由0、19十個數碼組成，進位規則是逢十進一，計數基數為10，其按權展開式 例如：,二進制：由0、1兩個數碼組成，進位規則是

3、逢二進一，計數基數為2，其按權展開式為。 例如： 八進制：由0、17八個數碼組成，進位規則是逢八進一，計數基數為8，其按權展開式為。 例如：,十六進制：由0、19、A、BF十六個數碼組成，進位規 則是逢十六進一，計數基數為16，其按權展開式 例如：,(2) 常用進制之間的轉換 十進制轉換成二進制的方法：整數部分除以2，取余數，讀 數順序從下往上；小數部分乘以2，取整數，讀數順序從上 至下。整數和小數分別轉換 整數部分：除 2 取余法 小數部分：乘 2 取整法 例如：,一直除到商為 0 為止,例1.2.2 將十進制數23轉換成二進制數。解： 用“除2取余”法轉換:,則（23)D =（10111)

4、B,1.500 1,整數 0.750 0,2. 十進制轉換為二進制,例 將十進制數 (26.375)10 轉換成二進制數,26,6 1,3 0,1 1,0 1,2,(26 )10 = (11010 ) 2,2,2,1.000 1,.375,2,2,2,2,0.375,2,一直除到商為 0 為止,余數 13 0,整數和小數分別轉換 整數部分：除 2 取余法 小數部分：乘 2 取整法,讀數順序,讀數順序,.011,十進制轉換成八進制的方法：整數部分除以8，取余數，讀 數順序從下往上；小數部分乘以8，取整數，讀數順序從上 至下。 例如：,十進制轉換成十六進制的方法：整數部分除以16，取余數， 讀數順

5、序從下往上；小數部分乘以8，取整數，讀數順序從上 至下。 例如：,二進制轉換成十進制的方法：將二進制數按權展開后，按十 進制數相加。 例如： 八進制轉換成十進制的方法：將八進制數按權展開后，按十 進制數相加。 例如：,十六進制轉換成十進制的方法：將十六進制數按權展開后， 按十進制數相加。 例如： 二進制轉換成八進制的方法：以小數點為分界，整數部分向 左、小數部分向右，每3位為一位，不足3位的補0，然后將 每個三位二進制數都用相應的一位八進制數取代。 例如：,八進制轉換成二進制的方法：以小數點為分界，將每位八進 制數分別用相應的三位二進制數取代。 例如： 二進制轉換成十六進制的方法：以小數點為分

6、界，整數部分 向左、小數部分向右，每4位為一位，不足4位的補0，然后 將每個四位二進制數都用相應的一位十六進制數取代。 例如： 十六進制轉換成二進制的方法：以小數點為分界，將每位十 六進制數分別用相應的四位二進制數取代。 例如：,2.碼制 代碼：用數碼表示不同的事物 ，如我們用13表示某個運動員。 碼制：為了便于記憶和查找，在編制代碼時所遵循的規則。 二-十進制編碼：用四位二進制數中的任意十種組合來表示一位十進制數，又稱 BCD碼。 常用的BCD碼有：8421碼、余3碼、循環碼、余3循環碼、 2421碼、5421碼和5211碼等等，如表1-1所示：,1.3 二十進制碼（ BCD碼）,BCD碼用

7、二進制代碼來表示十進制的09十個數。 要用二進制代碼來表示十進制的09十個數，至少要用4位二進制數。 4位二進制數有16種組合，可從這16種組合中選擇10種組合分別來表示十進制的09十個數。 選哪10種組合，有多種方案，這就形成了不同的BCD碼。,用 BCD 碼表示十進制數舉例：,(36)10 = ( )8421BCD,(4.79)10 = ( )8421BCD,(01010000)8421BCD = ( )10,注意區別 BCD 碼與數制：,(150)10 = (000101010000)8421BCD = (10010110)2 = (226)8 = (96)16,6 0110,3 001

8、1,4. 0100.,7 0111,9 1001,0101 5,0000 0,一、邏輯代數,1.4 算術運算和邏輯運算,邏輯代數中的 1 和 0 不表示數量大小，僅表示兩種相反的狀態。,注意,例如：開關閉合為 1 晶體管導通為 1 電位高為 1 斷開為 0 截止為 0 低為 0,三、真值表,將邏輯變量所有可能取值的組合與其一一對應的邏輯函數之間的關系以表格的形式表示出來。,一、 基本邏輯運算,與邏輯舉例： 設1表示開關閉合或燈亮； 0表示開關不 閉合或燈不亮， 則得真值表。,基本邏輯運算,與運算只有當決定一件事情的條件全部具備之后，這件事情 才會發生。我們把這種因果關系稱為與邏輯。,1與運算,

9、若用邏輯表達式 來描述，則可寫為,2或運算當決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發生。我們把這種因果關系稱為或邏輯。,或邏輯舉例：,若用邏輯表達式 來描述，則可寫為： LA+B,3非運算某事情發生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發生；條件不具備時事情才發生。,非邏輯舉例：,若用邏輯表達式來描述， 則可寫為：,二、其他常用邏輯運算,2或非 由或運算和非運算組合而成。,1與非 由與運算和非運算組合而成。,異或是一種二變量邏輯運算，當兩個變量取值相同時，邏輯函數值為0；當兩個變量取值不同時，邏輯函數值為1。 異或的邏輯表達式為：,3異或,

10、若相異為 1 若相同為 0,(a),4同或,同或是一種二變量邏輯運算，當兩個變量取值相同時，邏輯函數值為1；當兩個變量取值不同時，邏輯函數值為0。 異或的邏輯表達式為：,注意：異或和同或互為反函數，即,若相同為 1 若相異為 0,與或非的邏輯運算符號是 ：,圖1-5 與或非的邏輯符號,表1-7 與或非的真值表,例 試對應輸入信號波形分別畫出下圖各電路的輸出波形。,解：,Y1,0 1 1 0 0 1 1 0,0 0 1 1 0 0 1 1,Y2,Y3,三、邏輯符號對照,1.5 邏輯代數的基本公式和常用公式,一、邏輯代數的基本公式,1.6 邏輯函數的建立及其表示方法,一、邏輯函數的建立,例1.6.

11、1 三個人表決一件事情，結果按“少數服從多數”的原則決定，試建立該邏輯函數。,第三步：根據題義及上述規定 列出函數的真值表如表。,解 第一步：設置自變量和因變量。 第二步：狀態賦值。 對于自變量A、B、C設： 同意為邏輯“1”， 不同意為邏輯“0”。 對于因變量L設： 事情通過為邏輯“1”， 沒通過為邏輯“0”。,從前面已經講到的各種邏輯關系中可以看到，當輸入變量的取值確定之后，輸出變量的取值也隨之而定，因而輸入與輸出之間是一種函數關系，我們將這種函數關系稱之為邏輯函數，寫作 Y=F（A，B，C，）,建立一個邏輯函數的步驟： 1、確定邏輯變量、邏輯函數及其個數； 2、根據它們之間的因果關系，列

12、出真值表； 3、根據真值表寫出邏輯函數表達式。,2邏輯函數表示方法之間的相互轉換 （1）真值表 函數式 a)找出真值表中使函數值為1的輸入變量取值； b）每個輸入變量取值都對應一個乘積項，變量取值為1，用原變量表示，變量取值為0，用反變量表示。 c)將這些乘積項相加即可。,1真值表將輸入邏輯變量的各種可能取值和相應的函數值排列 在一起而組成的表格。,2函數表達式由邏輯變量和“與”、“或”、“非”三種運算符所構成的表達式。,由真值表可以轉換為函數表達式。例如，由“三人表決”函數的真值表可寫出邏輯表達式：,反之，由函數表達式也可以轉換成真值表。,解：該函數有兩個變量，有4種取值的 可能組合，將他們

13、按順序排列起來即 得真值表。,二、邏輯函數的表示方法,例1.6.2 列出下列函數的真值表：,由邏輯圖也可以寫出其相應 的函數表達式。 例1.6.4 寫出如圖所示邏輯圖的函數表達式。 解：可由輸入至輸出逐步 寫出邏輯表達式：,由函數表達式可以畫出其相應的邏輯圖。 例1.6.3 畫出下列函數的邏輯圖：,解：可用兩個非門、兩個與門 和一個或門組成。,3邏輯圖邏輯圖是由邏輯符號及它們之間的連線而構成的圖形。,1邏輯函數式的常見形式一個邏輯函數的表達式不是唯一的，可以有多種形式，并且能互轉換。,例如：,1.7、邏輯函數的代數化簡法,其中，與或表達式是邏輯函數的最基本表達形式。 2邏輯函數的最簡“與或表達

14、式” 的標準 （1）與項最少，即表達式中“+”號最少。 （2）每個與項中的變量數最少，即表達式中“ ”號最少。,不同形式邏輯式有不同的最簡式，一般先求取 最簡與 - 或式，然后通過變換得到所需最簡式。,（4）配項法。,（1）并項法。,（2）吸收法。,（3）消去法。,運用公式 ，將兩項合并為一項，消去一個變量。如,如,3用代數法化簡邏輯函數,運用A+AB =A 和 ，消去多余的與項。,2. 5個常用公式,解：,例1.7.1 化簡邏輯函數：,（利用 ）,（利用A+AB=A）,（利用 ）,再舉幾個例子：,在化簡邏輯函數時，要靈活運用上述方法，才能將邏輯數化為最簡。,例 化簡邏輯式,代數 化簡法,優點

15、：對變量個數沒有限制。 缺點：需技巧，不易判斷是否最簡式。,卡諾圖 化簡法,優點：簡單、直觀，有一定的步驟和方法 易判斷結果是否最簡。 缺點：適合變量個數較少的情況。 一般用于四變量以下函數的化簡。,代數化簡法與卡諾圖化簡法的特點,主要要求：,掌握最小項的概念與編號方法，了解其主要性質。,掌握用卡諾圖表示和化簡邏輯函數的方法。,理解卡諾圖的意義和構成原則。,掌握無關項的含義及其在卡諾圖化簡法中 的應用。,1.8邏輯函數的卡諾圖化簡法,一、 最小項的定義與性質 最小項的定義 n個變量的邏輯函數中，包含全部變量(僅出現一次）的乘積項稱為最小項。 n變量邏輯函數的全部最小項共有2n個。 特點： 最小

16、項在邏輯上一定是相鄰的.,二、邏輯函數的最小項表達式 任何一個邏輯函數表達式都可以轉換為一組最小項和稱為最小項表達式。,解：,解：,=m7+m6+m3+m1,例1.8.2 將下列邏輯函數轉換成最小項表達式：,=m7+m6+m3+m5=m（3,5,6,7）,例1.8.1：將以下邏輯函數轉換成最小項表達式：,（2）三變量卡諾圖,（1）二變量卡諾圖,三卡諾圖的結構,（3）四變量卡諾圖,仔細觀察可以發現，卡諾圖具有很強的相鄰性： （1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項在邏輯上一定是相鄰的。 （2）對邊相鄰性，即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。

17、 (3)四角相鄰性。,四、用卡諾圖表示邏輯函數,1從真值表到卡諾圖 例3.2.3 某邏輯函數的真值表如表3.2.3所示，用卡諾圖表示該邏輯函數。,解： 該函數為三變量，先畫出三變量卡諾圖，然后根據真值表將8個最小項L的取值0或者1填入卡諾圖中對應的8個小方格中即可。,（2）如表達式不是最小項表達式，但是“與或表達式”，可將其先化成最小項表達式，再填入卡諾圖。也可直接填入。 例3.2.5 用卡諾圖表示邏輯函數,（1）如果表達式為最小項表達式，則可直接填入卡諾,解： 寫成簡化形式：然后填入卡諾圖：,解：直接填入：,例3.2.4 用卡諾圖表示邏輯函數:,2從邏輯表達式到卡諾圖,1卡諾圖化簡邏輯函數的

18、原理 : （1）2個相鄰的最小項結合，可以消去1個取值不同的變量而合并為l項。,（2）4個相鄰的最小項結合，可以消去2個取值不同的變量而合并為l項。,（3）8個相鄰的最小項結合，可以消去3個取值不同的變量而合并為l項。,總之，2n個相鄰的最小項結合，可以消去n個取值不同的變量而合并為l項。,五、邏輯函數的卡諾圖化簡法,（1）盡量畫大圈，但每個圈內只能含有2n（n=0,1,2,3）個相鄰項。要特別注意對邊相鄰性和四角相鄰性。 （2）圈的個數盡量少。 （3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。 （4）在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包圍圈是多余的

19、。,3用卡諾圖化簡邏輯函數的步驟：,2用卡諾圖合并最小項的原則（畫圈1的原則）,（1）畫出邏輯函數的卡諾圖。 （2）合并相鄰的最小項，即根據前述原則畫圈。 （3）寫出化簡后的表達式。每一個圈寫一個最簡與項，規則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進行邏輯加，即得最簡與或表達式。,L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15）,例1.8.4用卡諾圖化簡邏輯函數：,注意：圖中的虛線圈是多余的，應去掉 。,例1.8.3用卡諾圖化簡邏輯函數：,解：（1）由表達式畫出卡諾圖。,（2）畫包圍圈，合并最小項，得簡化的與或

20、表達式:,解：（1）由表達式畫出卡諾圖。 （2）畫包圍圈合并最小項， 得簡化的與或表達式:,解：（1）由真值表畫出卡諾圖。,（b）：寫出表達式：,通過這個例子可以看出，一個邏輯函數的真值表是唯一的，卡諾圖也是唯一的，但化簡結果有時不是唯一的。,例1.8.5某邏輯函數的真值表如表3.2.4所示，用卡諾圖化簡該邏數。,（2）畫包圍圈合并最小項。 有兩種畫圈的方法： （a）：寫出表達式：,（2）用圈0法畫包圍圈，得：,4卡諾圖化簡邏輯函數的另一種方法圈0法,例1.8.6已知邏輯函數的卡諾圖如圖3.2.13所示，分別用“圈1法”和“圈0法”寫出其最簡與或式。 解：（1）用圈1法畫包圍圈，得：,如果不考

21、慮無關項，如圖（b）所示，寫出表達式為：,用卡諾圖法化簡該邏輯函數,例1.8.7：某邏輯函數輸入是8421BCD碼，其邏輯表達式為：L（A,B,C,D）=m（1,4,5,6,7,9）+d（10,11,12,13,14,15）,解（1）畫出4變量卡諾圖。將1、4、5、6、7、9號小方格填入1； 將10、11、12、13、14、15號小方格填入。 （2）合并最小項，如圖（a）所示。注意，1方格不能漏。方格根據需要，可以圈入，也可以放棄。 （3）寫出邏輯函數的最簡與或表達式:,第6.4章 TTL邏輯門,6.1 基本邏輯門電路,6.2 TTL邏輯門電路,4.3 MOS邏輯門電路,2.4 集成邏輯們電路

22、的應用,邏輯約定,在 電子電路中 ，用高、低電平分別表示二值邏輯中的0和1。各種門電路的輸出與輸入之間的邏輯關系，實質上反映的是用以表示兩種邏輯狀態的邏輯電平之間的關系。因此，在討論邏輯關系時，必須定義兩個確定的、不同范圍的電平來描述兩個邏輯狀態。,邏輯電平：兩個不同范圍的電位稱為邏輯電平，其中電位相對較高的稱為邏輯高電平，用H表示；電位相對較低的稱為邏輯低電平，用L表示。,一、二極管與門和或門電路 1與門電路,2.1 基本邏輯門電路,2或門電路,2.2 TTL邏輯門電路,2TTL與非門的邏輯關系,（1）輸入全為高電平3.6V時。,實現了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。,

23、T2、T3導通，VB1=0.73=2.1（V ）， 由于T3飽和導通，輸出電壓為：VO=VCES30.3V 這時T2也飽和導通，故有VC2=VE2+ VCE2=1V。使T4和二極管D都截止。,該發射結導通，VB1=1V。所以T2、T3都截止。由于T2截止，流過RC2的電流較小，可以忽略，所以VB4VCC=5V ，使T4和D導通，則有： VOVCC-VBE4-VD=5-0.7-0.7=3.6（V） 實現了與非門的邏輯功能的另一方面： 輸入有低電平時，輸出為高電平。,（2）輸入有低電平0.3V 時。,綜合上述兩種情況， 該電路滿足與非的 邏輯功能，即：,三、TTL與非門的電壓傳輸特性及抗干擾能力,

24、1電壓傳輸特性曲線：Vo=f（Vi）,五、TTL與非門舉例7400,7400是一種典型的TTL與非門器件，內部含有4個2輸入端與非門，共有14個引腳。引腳排列圖如圖所示。,TTL 電路輸入端懸空時相當于輸入高電平。,六、 TTL門電路的其他類型,1非門,2或非門,3與或非門,在工程實踐中，有時需要將幾個門的輸出端并聯使用，以實現與邏輯，稱為線與。普通的TTL門電路不能進行線與。 為此，專門生產了一種可以進行線與的門電路集電極開路門。,4集電極開路門（ OC門）,普通的TTL門電路的輸出端不能直接相接。,OC門主要有以下幾方面的應用：,（2）實現電平轉換 如圖示，可使輸出高電平變為10V。,（3

25、）用做驅動器。 如圖是用來驅動發光二極管的電路。,（1）實現線與邏輯功能,（1）三態輸出門的結構及工作原理,5三態輸出門,當EN=1時，G輸出為0，T4、T3都截止。這時從輸出端L看進去，呈現高阻，稱為高阻態，或禁止態。,當EN=0時，G輸出為1，D1截止，相當于一個正常的二輸入端與非門，稱為正常工作狀態。,使能端低電平有效,使能端高電平有效,三態門在計算機總線結構中有著廣泛的應用。,（b）組成雙向總線，實現信號的分時雙向傳送。,（2）三態門的應用,（a）組成單向總線，實現信號的分時單向傳送.,574LS系列為低功耗肖特基系列。 674AS系列為先進肖特基系列，它是74S系列的后繼產品。 77

26、4ALS系列為先進低功耗肖特基系列，是74LS系列的后繼產品。,七、TTL集成邏輯門電路系列簡介 174系列為TTL集成電路的早期產品，屬中速TTL器件。 274L系列為低功耗TTL系列，又稱LTTL系列。 374H系列為高速TTL系列。 474S系列為肖特基TTL系列，進一步提高了速度。如圖示。,CMOS門電路,1. CMOS反相器 利用PMOS管和MNOS管兩者特性能相互補充的特點而做成的互補對稱MOS反相器，簡稱CMOS反相器，如圖示。,2. CMOS與非門,4. CMOS三態門,6.6 組合邏輯電路的特點 電路任一時刻的輸出狀態只決定于該時刻各輸入狀態的組合，而與電路的原狀態無關。 組

27、合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。,每一個輸出變量是全部或部分 輸入變量的函數： L1=f1（A1、A2、Ai） L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai）,6.6.1組合邏輯電路的分析方法,分析過程一般包含4個步驟：,例1：組合電路如圖所示，分析該電路的邏輯功能。,（2）化簡與變換：,（3）由表達式列出真值表。,（4）分析邏輯功能 ： 當A、B、C三個變量不一致時， 電路輸出為“1”，所以這個電路 稱為“不一致電路”。,解：（1）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量P。,試分析所示電路的邏輯功能，并指出該電路的用途。,解：

28、1.由邏輯圖，寫函數式： 2.化簡得： 3.列真值表：,例2：設計一個三人表決電路，結果按“少數服從多數”的原則決定。 解：（1）列真值表：,（3）化簡。,（2）由真值表寫出邏輯表達式：,6.6.2 組合邏輯電路的設計方法,小規模（SSI）中規模（MSI）大規模（LSI）超大規模（VLSI） 設計過程的基本步驟：,如果，要求用與非門實現該邏輯電路，就應將表達式轉換成與非與非表達式：,畫出邏輯圖如圖所示。,得最簡與或表達式：,（4）畫出邏輯圖。,解：（1）列真值表：,例3：設計一個電話機信號控制電路。電路有I0（火警）、I1（盜警）和I2（日常業務）三種輸入信號，通過排隊電路分別從L0、L1、L

29、2輸出，在同一時間只能有一個信號通過。如果同時有兩個以上信號出現時，應首先接通火警信號，其次為盜警信號，最后是日常業務信號。試按照上述輕重緩急設計該信號控制電路。要求用集成門電路7400（每片含4個2輸入端與非門）實現。,（2）由真值表寫出各輸出的邏輯表達式：,（3）根據要求，將上式轉換為與非表達式：,（4）畫出邏輯圖。,P306 /5、6,6.7 組合邏輯模塊及其應用,6.7.1編碼器的概念與類型,編碼,將具有特定含義的信息編成相應二進制代碼的過程。 例如鍵盤輸入電路是將輸入的字母如A等變成16位二進制數的信息輸出的編碼器.,實現編碼功能的電路,為什么要進行編碼？,為了節約計算機的資源。,編

30、碼器的輸入、輸出之間應滿足如下關系：,需要編碼的信息量,二進制數的位數,二進制編碼器,3位二進制編碼器有8個輸入端，3個輸出端，所以常稱為8線3線編碼器，其功能真值表見下表：（輸入為高電平有效）,由真值表寫出各輸出的邏輯表達式為：,用門電路實現邏輯電路：,普通的編碼器存在的問題：,每一時刻只有一個信息有效，當輸入信息中出現不該出現的組合時，輸出混亂。,優先編碼器,允許同時輸入兩個以上編碼信號。不過在設計編碼器時已經將所有的輸入信號按優先順序排了隊，當幾個輸入信號同時出現時，只對其中優先權最高的一個進行編碼。,三優先編碼器允許同時輸入兩個以上信號，并按優先級輸出。,集成優先編碼器舉例74148（

31、8線-3線） 注意：該電路為反碼輸出。EI為使能輸入端(低電平有效)，EO為選通輸出端(高電平有效) ，GS為優先編碼工作標志(低電平有效)。,輸入和輸出均以低電平作為有效信號,EO=0：電路工作，但無編碼輸入。,GS=0：電路工作，而且有編碼輸入。,(1) EI 為選通輸入端，在 EI=0時，編碼器才正常工作；而在EI=1 時，所有的輸出均被封鎖為高電平。,(2)EO：只有當所有的編碼輸入端都是高電平（即沒有編碼輸入） 而且EI=1時，EO=0 才是低電平。因此 表示“電路工作，但無編碼輸入”。應用：在串接時，高位EO和低位EI相連。,（3）只要有任何一個編碼輸入端有低電平信號輸入，且EI=

32、1， GS=0 即為低電平，因此 GS=0 的低電平信號表示“電路工作，而且有編碼輸入”。,四編碼器的應用 1編碼器的擴展 用兩片74148優先編碼器串行擴展實現的16線4線優先編碼器,2組成8421BCD 編碼器（低電平有效，原碼輸出）,6.7.2譯碼器,一譯碼器的基本概念及工作原理 譯碼器將輸入代碼轉換成特定的輸出信號 例：2線4線譯碼器（輸出低電平有效）,寫出各輸出函數表達式：,畫出邏輯電路圖：,二、集成譯碼器 1.二進制譯碼器741383線8線譯碼器,輸出邏輯函數式,二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項。,2.84

33、21BCD譯碼器7442,8421BCD 碼輸入端，從高位到低位依次為 A3、A2、A1 和 A0 。,10 個譯碼輸出端， 低電平 0 有效。,三、譯碼器的應用,1譯碼器的擴展 用兩片74138擴展為4線16線譯碼器,G,1,G,2A,G,2B,74138(2),0,A,1,A,2,A,1,G,2A,G,2B,G,74138(1),A,1,A,2,A,0,1,2,A,A,0,1,A,3,A,0,0,1,6,2,Y,Y,Y,Y,4,Y,5,Y,Y,3,Y,7,9,14,10,Y,Y,Y,Y,12,Y,13,Y,11,Y,15,2,Y,7,Y,Y,Y,Y,Y,5,4,3,0,1,6,Y,Y,5,

34、Y,7,Y,Y,Y,Y,Y,5,4,3,0,1,6,Y,Y,Y,8,2實現組合邏輯電路,例3.4.2.1 試用譯碼器和門電路實現邏輯函數：,解：將邏輯函數轉換成最小項表達式， 再轉換成與非與非形式。,=m3+m5+m6+m7 =,用一片74138加一個與非門就可實現該邏輯函數。,試用譯碼器和門電路設計該邏輯電路。,解： 寫出各輸出的最小項表達式，再轉換成與非與非形式:,用一片74138加三個與非門就可實現該組合邏輯電路。,可見，用譯碼器實現多輸出邏輯函數時，優點更明顯。,3,1,2,1,Y,G,Y,Y,74138,A,0,0,5,Y,2A,G,G,Y,7,1,Y,Y,2,Y,4,A,6,A,2

35、B,A,B,C,1,0,0,F,G,L,&,&,&,譯碼器和數字顯示,常用的數字顯示器有多種類型，按顯示方式分，有字型重疊式、點陣式、分段式等。 按發光物質分，有半導體顯示器，又稱發光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。 1七段數字顯示器原理,按內部連接方式不同，七段數字顯示器分為共陰極和共陽極兩種。,2七段顯示譯碼器7448 七段顯示譯碼器7448是一種 與共陰極數字顯示器配合 使用的集成譯碼器。,附加控制電路用于擴展電路功能。,燈測試輸入 ：,滅零輸入 ：,滅燈輸入/滅零輸出 =0：無論A3A0處于什么狀態，數碼管各段均不發光。,當 時，驅動數碼管的七段同時

36、點亮，以檢查該數碼管各段能否正常發光。平時應置為高電平。,目的：為了能把熄滅無效的零。,使 可使本來不應該顯示的0熄滅。,特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。 作輸入使用時，如果BI=0時，不管其他輸入端為何值，ag均輸出0，顯示器全滅。因此BI稱為滅燈輸入端。 作輸出端使用時，受控于RBI。當RBI=0，輸入為0的二進制碼0000時，RBO=0，用以指示該片正處于滅零狀態。所以，RBO 又稱為滅零輸出端。,將BI/RBO和RBI配合使用，可以實現多位數顯示時的“無效0消隱”功能。 具有無效0消隱功能的多位數碼顯示系統,圖3.3.17 用7448驅動BS201的連接方法,返回,用7448驅動共陰極BS201A的半導體數碼管的接法,6.7.3數據選擇器,一、 數據選擇器的基本概念及工作原理 數據選擇器根據地址選擇碼從多路輸入數據中選擇一路，送到輸出。,例：四選一數據選擇器,根據功能表，可寫出輸出邏輯表達式：,地址端共用； 數據輸入和輸出端各自獨立； 片選信號獨立。,雙4選1數據選擇器74LS153,由邏輯表達式畫出邏輯圖：,由邏輯表達式畫出邏輯圖：,2. 雙 4 選 1 數據選擇器 CC