2025IC設計服務行業(yè)發(fā)展現(xiàn)狀1.3半導體設計服務行業(yè)市場規(guī)模2025IC設計服務市場需求分析2.2物聯(lián)網(wǎng)設計痛點及核心需求分析2.3數(shù)據(jù)中心ic設計痛點及核心需求分析2025IC設計服務企業(yè)核心競爭力及優(yōu)秀案例展示IC設計服務行業(yè)未來發(fā)展趨勢洞察2025IC設計服務行業(yè)發(fā)展現(xiàn)狀uIC設計服務行業(yè)發(fā)展核心趨勢u半導體發(fā)展早期,芯片設計難度較低,產(chǎn)業(yè)集成度較高,以典型的IDM模式為主,即設計生產(chǎn)一體化。后來伴隨產(chǎn)業(yè)發(fā)展,單個芯片上集成的晶體管數(shù)量已達上億個,單一廠商很難支撐芯片設計及芯片生產(chǎn)雙重研發(fā)的投入,芯片行業(yè)逐步演化為分工協(xié)作,并衍生IC設計服務。三次半導體產(chǎn)業(yè)變遷:從美國到日本從日本到韓國、中國臺灣從韓國、中國臺灣到中國大陸1960年代1960年代1970年代1970年代1980年代1980年代轉移原因:需求變化軍工時代家電時代PC初期階段PC普及階段手機時代智慧物聯(lián)網(wǎng)時代u在芯片制造技術的提升過程中,工藝復雜性不斷升高,包括芯片設計、掩膜制作等在內(nèi)的一次性工程費用,以及每塊芯片的制造成本都快速上升。u芯片由芯片設計公司自主設計的電路部分和多個外購的IP核連接構成,芯片設計由自主設計部分與外購組合而成,外購IP占比有提高趨勢。當前芯片設計中驗證IP、嵌入式存儲IP以及有線接口IP中的外購IP部分已超過50%,CPU等處理器IP外購占比更高,且外購IP使用占比有提高的趨勢。u通過使用多次驗證且可重復使用的IP可以縮短產(chǎn)品上市周期、降低失敗風險,提高投入產(chǎn)出效率。億歐智庫:各制程節(jié)點平均設計成本億歐智庫:芯片外購IP占比億歐智庫:芯片設計服務可以在芯片開發(fā)各環(huán)節(jié)節(jié)省成本光罩及晶圓制造測試服務授權的集成電路模塊()授權給芯片設計公司使用,光罩及晶圓制造測試服務授權的集成電路模塊()授權給芯片設計公司使用,幫助其快速實現(xiàn)特定功能,從而降低設計成本和風險,縮短設計服務?前端設計:包含架構設計、邏輯設計、驗證、綜合流片服務性等要求,完成芯片定義、IP及工藝選型、架構設計、前端設計和驗證、數(shù)字后端設計和驗證、可測性設計、模擬電路設計和版圖設計、設計數(shù)據(jù)校驗、流片方案設計等設計環(huán)節(jié),并根據(jù)客戶需求提供量產(chǎn)服務。產(chǎn)品規(guī)格定義IP選型架構設計IP集成設計數(shù)據(jù)校驗光罩數(shù)據(jù)驗證流片方案設計u隨著全球數(shù)據(jù)中心、智能物聯(lián)網(wǎng)設備等領域的蓬勃發(fā)展,芯片設計公司、系統(tǒng)廠商等對設計服務的需求有望不斷上升。2024年全球集成電路設計服務市場規(guī)模約為193億元,自2016年以來的年均復合增長率約為10.6%。隨著設計服務的需求不斷增大,預計到2026年全球集成電路設計服務市場規(guī)模將達到283億元。億歐智庫:全球芯片出貨量結構(億美元)億歐CAGR+9%傳感器5.78%7.29%1.03%3.28%9.30%9.23%315421793分立半導體光電半導體4,404404697CAGR+9%傳感器5.78%7.29%1.03%3.28%9.30%9.23%315421793分立半導體光電半導體4,4044046979.30%6,26920202024u經(jīng)過多年發(fā)展,中國大陸已是全球最大的電子設備生產(chǎn)基地,也是全球最大的集成電路市場。隨著5G、自動駕駛、數(shù)據(jù)中心、物聯(lián)網(wǎng)等下游市場需求的涌現(xiàn)與政府良好的產(chǎn)業(yè)政策,中國大陸集成電路設計服務產(chǎn)業(yè)發(fā)展迅速。2021年中國大陸集成電路設計服務市場規(guī)模約為61億元,自2016年以來的年均復合增長率約為21%,增速顯著高于全球市場。隨著本土芯片設計公司的快速發(fā)展與系統(tǒng)廠商芯片定制需求的增長,預計到2026年中國大陸集成電路設計服務市場規(guī)模將達到130億元。億歐智庫:20202024E中國物聯(lián)網(wǎng)市場規(guī)模億歐智庫:20202024E中國算力市場規(guī)模(億元)億歐智庫:中國大陸集成電路設計服務市場規(guī)模(億元)OMetaMicrosofta4on系統(tǒng)廠商OMetaMicrosofta4on系統(tǒng)廠商QualcorIP授權設計服務IP授權穴ambus封裝測試2025IC設計服務市場需求分析uIC設計服務市場需求總覽u三類客戶對于芯片設計服務公司共性訴求在于降低開發(fā)成本、降低開發(fā)不確定性以及增加自身核心競爭力,只不過實現(xiàn)路徑存在差別。需要將精力放在核心創(chuàng)新環(huán)節(jié)上,其余部分通過委外可以提升人效。被應用于該類客戶自研軟硬件系統(tǒng)中,系實2.具備完整芯片設計能力,受限于設計資源,針對部分系統(tǒng)產(chǎn)品核心芯片選擇向在該產(chǎn)品芯片設計公司司務公司一站式芯片定制服務快速實現(xiàn)技術產(chǎn)業(yè)化。一站式定制服務系該類客戶主營產(chǎn)品產(chǎn)品開發(fā)設計新工藝平臺,由于基于新工藝平臺的涉及風險較大,客戶往往通過采購芯片司產(chǎn)品開發(fā)設計新工藝平臺,由于基于新工藝平臺的涉及風險較大,客戶往往通過采購芯片設計服務公司一站式芯片定制服務提高設計效率并降低設計風險。一站式定制服務、設計服務具備較為完整的芯片設計能力,但由于其芯片產(chǎn)品線較廣且所處市場競爭較為激烈,為滿足多產(chǎn)品線快速迭代需求,往往通過采購芯片設計服務公司一站式芯片定制服務縮短產(chǎn)品u從大的場景劃分,消費領域、汽車及工業(yè)場景可以統(tǒng)稱為物聯(lián)網(wǎng)場景,其芯片設計層面具有一定的共性。細分場景間有部分差異,如工業(yè)及汽車領?模擬芯片?MEMS?模擬芯片?MEMS61%61%37%37%33%33%24%24%l8%l8%13%13%Mobile可穿戴與智慧家居143055025%l0%1080113050019%20%8%4805608%l0%uAloT(人工智能物聯(lián)網(wǎng))是人工智能(Al)與物聯(lián)網(wǎng)(loT)的融合,通過將Al技術嵌入到loT設備和基礎設施中,使設備具備智能感知、分析和決策的能力。其中,SOC、MCU、傳感器和通信芯片是Alot的四大核心,共同構成了AloT系統(tǒng)的硬件基礎,支撐數(shù)據(jù)的采集、傳輸、處理和應用。AloT的發(fā)展主要分為五個階段。集成電路和芯片形式為AloT硬件設備提供了更高效的數(shù)據(jù)傳輸和協(xié)議處理能力,以滿足更復雜的應用需求。隨著智能化的不斷推進,硬件核心向功能集成化發(fā)展,AloT將對硬件算力和設備連接性提出新的要求。億歐智庫:AloT端側芯片算力各發(fā)展階段億歐智庫:AloT四大核心芯片由簡單的機械結構和分立器件構成。硬件結構相對簡單,功能單一,主要通過物理方式實現(xiàn)信號的接收和處理。路化硬件核心從簡單的機械邏輯轉變?yōu)榧呻娐?使得設備能夠執(zhí)行更復雜的操作,硬件設備的體積和價格大幅度降能功能開始對主控芯片有一定要求,集成電路密度和功能密度大幅提升。硬件的連接性更加復雜,需要更高效的數(shù)據(jù)和協(xié)議處理能力。判斷可以獨立完成硬件算力和連接性持續(xù)迭代。需要實時響應外部指令或內(nèi)部傳感器數(shù)據(jù)。連接性方面需支持大量數(shù)據(jù)的實時傳輸?shù)闹悄軟Q策和一步提升,提供速率,支持更廣SOCSOC算法的中心?輔助SOC實現(xiàn)智能化?sensorHub、電機控制傳感器??????u全球物聯(lián)網(wǎng)鏈接規(guī)模呈現(xiàn)持續(xù)增長的趨勢,預計到2025年將達到215億個,年復合增長率達到14%,為芯片市場發(fā)展提供了持久動力。物聯(lián)網(wǎng)芯片度、性能、功耗以及封裝測試等方面的具有明顯的差異化需求,為定制化芯片提供了巨大的發(fā)展機遇。u億歐智庫:物聯(lián)網(wǎng)設備終端鏈接規(guī)模及場景分布億歐智庫:物聯(lián)網(wǎng)芯片核心挑戰(zhàn)低功耗設計低功耗設計架構級防護:內(nèi)置硬件安全模塊,防止物理攻擊與數(shù)據(jù)泄露。供應鏈安全:架構級防護:內(nèi)置硬件安全模塊,防止物理攻擊與數(shù)據(jù)泄露。供應鏈安全:從芯片設計到封裝的全流程攻擊面:設備互聯(lián)增加了攻擊入口,需通過功能簡化減少潛在漏洞。?片在超低電壓下穩(wěn)定工作?定制化需求與碎片化適配定制化需求與碎片化適配性能、低成本、小體積等矛盾目標,難以元,通過硬件資源動態(tài)組合適應不同場景。性能、低成本、小體積等矛盾目標,難以元,通過硬件資源動態(tài)組合適應不同場景。外部元件降低成本。多協(xié)議兼容與實時調(diào)度多協(xié)議兼容與實時調(diào)度時切換、資源復用及沖突避免問題。不同協(xié)議標準(wiFi/BLE/LORawAN)的物理層差異導致硬件接口和軟件棧適配困難,缺乏統(tǒng)一標準加劇設計復雜度。u隨著AI大模型的普及和生成式Al的快速發(fā)展,數(shù)據(jù)中心向更高功率密度、更高效能的方向演進,對智算芯片需求的規(guī)模持續(xù)提升。u自2023年chatGPT成為社交貨幣,大模型逐步開始在中國普及與應用。2024年1月開始國央企開始試點部署與采購,到2025年招投標金額迅速增長。從數(shù)據(jù)中心數(shù)據(jù)來看,2023年成為顯著的分水嶺,2021mm2023CAGR為11%,2023mm2027ECAGR將達到15%。億歐智庫:2024年-2025年3月大模型相關招投標項目披露金額(萬元)2024年2025年2024年2025年億歐智庫:2021-2027年全球數(shù)據(jù)中心市場規(guī)模及預測訓練算力端:英偉達一枝獨秀,AMDIntel迎頭追趕70%。其數(shù)據(jù)中心GPU產(chǎn)品A100和H100廣泛應用于訓推理算力端:技術路線更加多元,多家云廠商定制ASIC算,無需復雜的反復是錯和參數(shù)調(diào)整。訓練算力端:英偉達一枝獨秀,AMDIntel迎頭追趕70%。其數(shù)據(jù)中心GPU產(chǎn)品A100和H100廣泛應用于訓推理算力端:技術路線更加多元,多家云廠商定制ASIC算,無需復雜的反復是錯和參數(shù)調(diào)整。對于推理任務,可多家公司,如Marvel與亞馬遜、博通與谷歌,也在定制算力需求訓練階段的算力需求遠大于推理時間。偏一次性成本。長,單次成本低(如按Token計費),但高并發(fā)時總量可能顯著增加。硬件選型與顯存需求需高性能GPU,顯存要求高,常需多卡并行和分布式訓練。可選用性價比高,顯存需求較低,但需優(yōu)化延遲和吞吐量和能效比,通化穩(wěn)定性,同時面臨顯存墻 (多卡同步延遲)等挑戰(zhàn)犧牲部分精度以提升速度,鍵,常通過批處理的60%-70%,需優(yōu)化散熱和推理更依賴能效比,例如uAl與高性能計算需求與日俱增,驅動云廠數(shù)據(jù)中心計算需求快速增長,微軟(Maia)、谷歌(TPU)、Meta(MTIA)、亞馬遜(Tranium)等云廠加速布局定制計算芯片。博通、Marvell、世芯電子以及創(chuàng)意電子等芯片設計服務廠商是北美云廠合作的主要合作商。u目前Al大規(guī)模應用的核心痛點之一是能源成本。在Al大模型計算量指數(shù)級增長的背景下,各大Al系統(tǒng)廠商正在各個環(huán)節(jié)探索性能功耗比最高的解決方案。在芯片端,相較于CPU、GPU等通用芯片,定制計算芯片(AISC)可針對各大云廠商的生態(tài)系統(tǒng)與Al模型進行優(yōu)化設計,具備高性能、低功耗的特點,且大規(guī)模應用后可快速分攤其前期研發(fā)投入成本,兼具性價比優(yōu)勢。CMetaMicrosoft億歐智庫:Al/云廠商與芯片設計服務商的ASIC合作16nmGaudi35nm16nm16nm16nm16nm28nm2016201720182019202020212022202320242025E2026E億歐智庫:全球主要Al芯片設計服務商ASIC相關收入uAl定制芯片針對特定Al模型進行了量身定制,相比于GPU而言,定制芯片能夠在運行特定類別的神經(jīng)網(wǎng)絡時實現(xiàn)更高的能源效率,降低Al企業(yè)運行各自Al系統(tǒng)的總擁有成本(TCO)。u例如,META在其定制Al芯片MTIA的設計中側重于優(yōu)化其推薦模型的性能,使用了較大的SRAM和相對便宜的LPDDR5,同時也針對其推薦模型最常用的FP16精度進行了硬件層面的優(yōu)化。谷歌作為最先將推薦模型(DLRM)大規(guī)模應用于搜索引擎的公司之一,將其定制Al芯片TPU中加入了u各家Al廠商在進行模型&硬件協(xié)同設計的同時,也會結合自己對Al模型與未來業(yè)務發(fā)展的理解進行前瞻性設計,以避免未來模型架構的變化使芯片迅速過時,尤其是在如今Al發(fā)展速度迅猛的背景下。億歐智庫:MTIA億歐智庫:MTIA與GPU在不同推薦模型(DLRM)存儲容量節(jié)點數(shù)(10-100000)存儲容量網(wǎng)絡延遲敏感性網(wǎng)絡帶寬LLM訓練LLM預填充LLM解碼wMTIAWGPUwMTIAWGPU*各性能指標重要程度1-10*LC:低復雜度;MC:中復雜度;HC:高復雜度億歐智庫:MC2模型的算子拆解3%3%4%34%12%25%2%2%fc_manual_18(25)IC設計服務企業(yè)核心競爭力及標桿案例uIC設計服務企業(yè)核心競爭力洞察uIC設計服務商的核心競爭力主要為"IP品類豐富度",u其中"IP品類豐富度"和"服務完整性"主要決定了IC設計服務商的業(yè)務廣度以及服務能力,而"行業(yè)know服務商的業(yè)務深度以及專業(yè)能力。芯片設計服務商四大核心競爭力FAB臺積電等中芯國際多晶圓廠中芯國際3nm先進工藝節(jié)點先進工藝節(jié)點先進工藝節(jié)點先進工藝節(jié)點先進工藝節(jié)點先進工藝節(jié)點BCDBCDHVsolLCOSEEPROMBCDHVFD-solBCDHV流片成功率報告期內(nèi),公司一次流片成功率超過99%2019年全年一次流片成功率98%高速接口IP-DDRDDR3DDR4LPDDR4X和LPDDR5(采用先進工藝:支持協(xié)議:最高速率可達采用12nm工藝:支持DDR3/4,LPDDR3/4;最高速率可達采用l4nm工藝上支持DDR5高速接口IP-serdesIP5nm/3nm支持多種串行接口先進工藝單通道最高速率可達支持超10種主流串行接28nm28nm高速接口IPMIPIIP16nmMIPIDslMIPICSI-2先進工藝支持MIPITX和RXDPHYV2.1協(xié)議l4nm支持MPIDPHYV1.2協(xié)議MIPID-PHY22nm支持MIPIDPHyvl.2協(xié)議28nm支持MIPIDPHyvl.1協(xié)議高速接口IPUSBIPUSB2.0USB3.0先進工藝支持USB2.0OTG協(xié)議支持USB2.00TG協(xié)議28nm支持USB2.0OTG協(xié)議USB2.03.0、3.1、3.222nm支持USB2.00TG協(xié)議40nm支持USB2.0OTG協(xié)議ONFIIP先進工藝l2nml4nm支持ONFI4.2及以下協(xié)議IO支持ONFI4,1及以下協(xié)議支持l4nmONFIO最高速率可達最高速率可達高精度模擬數(shù)字轉換器IP-SARADCIP最高支持輸出16比特精度轉換速率最高可達125MSPS125MSPS533MSPS64MSPS5MSPS及以上的采樣速率高精度模擬數(shù)字轉換器IP-PIPELINEADCIP12比特精度170MSPS12比特精度120MSPS10比特精度80MSPSu博通創(chuàng)立于1961年,以AT&T、HP、安捷倫豐富的技術遺產(chǎn)為基礎,通過對Broadcom、Lsl、Broadcomcorporation、Brocade、CATechnolommu博通的戰(zhàn)略聚焦于技術領導力以及品類領先的半導體和基礎設施軟件解決方案,為全球領先的企業(yè)和政府客戶提供全面的創(chuàng)新基礎設施技術產(chǎn)品組合。持續(xù)研發(fā)與多元收并購戰(zhàn)略是博通保持產(chǎn)品與技術市場領先地位的重要支撐。博通業(yè)務結構2020-2025Ql博通營收構成情況(億美元)2022-2025Ql博通AI半導體營收情況博通業(yè)務結構半導體解決方案半導體解決方案20%20%12%存儲12%存儲HDD和SSD無線30%網(wǎng)絡3%工業(yè)3%工業(yè)12%寬帶基礎設施軟件FCFCSAN管理TanTanzuvelovelocloud長率達到14.9%Al半導體定制業(yè)務成為營收驅動新引擎,Al半導體相關營收占比逐年攀升u生成式Al(如大語言模型)在訓練和推理兩端皆需龐大算力,推動數(shù)據(jù)中心建設快速升級。原先主要依賴GPU,但隨著需求進一步走高,專為特定算法和高密度算力場景而生的ASIC方案開始嶄露頭角,成為海外大型云廠(如谷歌、亞馬遜、微軟、Meta等)和國內(nèi)科技企業(yè)重點布局方向。u2013年博通對Lsl的收購將數(shù)據(jù)中心定制芯片(ASIC)業(yè)務加入了其產(chǎn)品組合,并在十幾年后幫助博通乘上了AIASIC的東風。LSI的ASIC產(chǎn)品線擁有行業(yè)領先的定制能力,為博通后來成為全球頭部ASIC供應商奠定了一定技術基礎,也推動了博通與谷歌的第一款自研算力芯片Tpuvl。據(jù)摩根大通估計,博通在ASIC市場的占有率高達55%-60%。市場驅動ASIC市場驅動ASIC市場迎來曙光Lsl收購沉淀能力?性能與效率:面對大規(guī)模Transformer等深度學習算法,ASIC通過在芯片層面高度定制,能以完成特定模型計算。?降本需求:而ASIC單卡成本更低,且專門針對推理等環(huán)節(jié)的定制芯片在規(guī)模化部署時有望顯?云廠商訴求:頭部云服務提供商希望擴展算力供給、減輕對GPU單一供應的依賴,并在推理側(用戶側)為海量服務場景提供更具性價比的算力基礎定制化vs通面向特定算法場景(如大模型推理),適用于多種任務,生態(tài)成用性在目標任務上效率突出熟(CUDA優(yōu)勢明顯)算力利用率在指令集、存儲訪問方式等針對某種場景深度優(yōu)化,峰值算力與真實工作負載貼合度更高,通常可帶來更佳的實際利用率具備高并行小核結構,通用性強互聯(lián)與擴展通常采用pcle+以太網(wǎng)或自研通信協(xié)議(如谷歌TPU的ICI),正逐步縮小在大規(guī)模互聯(lián)上的差距NVIDIA通過速集群??2013年穩(wěn)國半導穩(wěn)國半導體解決方案?2016年?2020年?2020年到7.5億美元,到2024年預估有85億美元了Meta與字節(jié)的訂單,2024年Al美元u博通的AIASIC項目進展迅猛。谷歌的TPUV63nmASIC已進入量產(chǎn)階段,每封裝包含2個3nm計算芯片和8個HBM3e堆棧,被譽為"全球最強大的定制AIXPU"。不僅如此,博通與Meta共同設計了7nm和5nmMITAAI芯片(主要用于推理工作負載),并已完成下一代3nmMITA芯片的采樣,out,2026年中/下半年量產(chǎn)。這些項目將進一步擴大博通的市場機會,從2027財年的月750億美元增至2028財年的超1000億美元。u博通通過與谷歌的TPU項目,至今已經(jīng)過多客戶與多產(chǎn)品驗證,沉淀成熟的工作流。根據(jù)博通公開的信息,定制Al芯片(XPU)的架構由其客戶決定,博通會提供相應的設計流程和性能優(yōu)化技術,其ASIC平臺集成了嵌入式邏輯、內(nèi)存、serDes技術和IP核,能夠根據(jù)客戶的具體需求進行定制博通AIASIC項目進展迅猛博通AIASIC項目進展迅猛AIIP預認證SOC封裝谷歌TPUAIASIC處理器系列7nm5nm3nm2nmV1V2V3V4V5V6V7V8CY28MetaMTIAAIASIC處理器7nm5nm3nm2nmGen1Gen2Gen3CY285nm3nmGen1Gen2及后續(xù)CY28XPUAIASIC處理器系列2nm和3nmGen1和Gen2正在CY26-CY29XPUAIASIC處理器系列2nm和3nmGen1和Gen2正在進行3Dsolc封裝CY26-CY29customer#6XPUAIASIC處理器系列2nm2nm以下u博通憑借約30億美元投入建立了業(yè)界領先的廣泛XPUIP組合(擁有21000個Ipcore),包括計算、存儲、網(wǎng)絡I/O、封裝四大類,尤以serDes、Al積累和豐富IP庫(涵蓋信號處理、連接、計算等),博通在先進工藝節(jié)點上提供高度集成的定制芯片設計(含嵌入式邏輯、內(nèi)存、處理器內(nèi)核等),u此外,博通依托多年技術積累和研發(fā)投入,擁有涵蓋信號處理、連接、內(nèi)存協(xié)議、處理、計算等關鍵技術的經(jīng)驗豐富的工程師團隊。博通基于多年積累沉淀豐富IP核ARMCPUS模擬VGApcleserDesDSP核心成本設計卸載引擎以太網(wǎng)serDespcle/CXL核心VSRserDes低缺陷率(DPPM)質量安全核心以太網(wǎng)核心糾錯高帶寬芯片粒u博通計劃在2025年量產(chǎn)基于3nm工藝的下一代XPU,加速進入高性能計算的新紀元。受到GPT集群規(guī)模從2022年4000+XPUS,2023年的10000+XPUS,2024年的30000+XPUS,發(fā)展到2027年的1000000+XPUSu封裝技術也是博通構建xpu業(yè)務護城河的重要因素。2024年12月,博通推出其3.5DextremeDimension系統(tǒng)級封裝(XDsip)平臺技術,3.5DXDsip在一個封裝設備中繼承了超過6000mm2的硅片和多達12個HBM堆疊,可實現(xiàn)大規(guī)模Al的高效、低功耗計算。較F2B(FliptoBoard)方法相比,博通的3.5DXDsip平臺在互連密度和功效方面取得了顯著的改進。博通3.5DXDsip封裝示意圖21博通3.5DXDsip封裝示意圖21博通3.5D方案另外一個典型的特點是FacetoFace(面對面,F2F)堆疊結構。與F2B(FacetoBack)技術相比,F2F結構電容與電阻,將堆疊Die之間信號密度的提高約7倍,同時使用3.5DF2F7倍于傳統(tǒng)F2B降低至10%降低30%延遲顯著降低降低更小,改善翹曲??33Dsiliconsubstratea)a)2個計算大核,分別堆疊在具備D2D和HBM接口的2個邏輯Die上;b)每個邏輯Die與4組HBM連接c)每個邏輯Die與IODie通過D2D互連;e)2組計算核心形成一個virtualcore,剛好與TrilliumTPU的virtualcore對應。f計算大核與邏輯Die通過FacetoFace(TOPMetal對TOPMetal)方式進行鍵中茵微具備AIASIC平臺必需的技術棧中茵微電子打造多元競爭優(yōu)勢質量?可控的質量管理體系,已通過ISO9001、ISO26262差異化?豐富的IP量產(chǎn)經(jīng)驗,支持IP定制?定位:企業(yè)級IC技術平臺深耕AI/HPC、5G、汽車電子等領域完善的芯片設計能力中茵微具備AIASIC平臺必需的技術棧中茵微電子打造多元競爭優(yōu)勢質量?可控的質量管理體系,已通過ISO9001、ISO26262差異化?豐富的IP量產(chǎn)經(jīng)驗,支持IP定制?定位:企業(yè)級IC技術平臺深耕AI/HPC、5G、汽車電子等領域完善的芯片設計能力?20+年成功運營經(jīng)驗+團隊經(jīng)驗流片超過300次強大的供應鏈體系?IP:synopsys全球十大IPOEM之一;三星全球Ippartner?先進封裝:大陸資源:通富AMD、長電;臺灣資源:SPIL高毛利領域的長期沉淀?在高性能計算、人工智能、5G通信和網(wǎng)絡、汽車電子等企業(yè)級領域,與頭部企業(yè)達成多項合作計及量產(chǎn)經(jīng)驗,可提供端到端中茵微已有Al產(chǎn)品:Al算力芯片4nm(2.5D封裝)28nmAl算法芯片28nm計周期,降低研發(fā)成本與風險。中茵微具備優(yōu)秀的IP能力,具中茵微IP產(chǎn)品:更低的功耗以及更強的集成度,中茵微對新興芯片互聯(lián)與封裝技術的掌握,可提升Al芯片的中茵微技術能力:高速接口高速接口IPserDes/pcle芯粒互聯(lián)芯粒互聯(lián)IPXSRserdes/ucle存儲存儲IP33DIC設計HBMHBMIPMIPI/eDP/LVDS泛模擬泛模擬IPu中茵微電子服務覆蓋從系統(tǒng)定義、芯片定義、IP方案選擇,到前端設計、后端設計、封裝設計的全流程,提供經(jīng)濟、高效的定制化解決方案,保障設計、流片、量產(chǎn)的一致性,滿足客戶在高性能計算、人工智能、5G通信等領域的多樣化需求,保障最終產(chǎn)品的先進性與完整性。工藝平臺中茵微企業(yè)級IC技術平臺工藝平臺產(chǎn)品平臺封裝設計系統(tǒng)定義前端設計后端設計流片量產(chǎn)先進封裝芯片定義方案封裝設計系統(tǒng)定義前端設計后端設計流片量產(chǎn)先進封裝芯片定義方案?泛模擬IP試規(guī)格定義本分析證證?MemorykGD?2.5D?時序驗證與ECOoS/3D供應鏈服務?OSAT?SPIL(白名單)?TF·AMD?samsung?TSMC先進性工具,提升芯片性能及能效,技術領先完整性提供從IP到量產(chǎn)的端到端解決方案,簡化流程,降低風險一致性統(tǒng)一標準與質量控制,確性,提升良率高效性成熟與優(yōu)化流程加速開發(fā),助力客戶快速推出創(chuàng)經(jīng)濟性定制化服務降低研發(fā)成本,應用大面積、大算力、復雜度高的芯片定制特點自研3D-DRAMController32Gserdes112GD2DLPDDR5XIP自主研發(fā)embeddedNVM的存儲解決方案工藝節(jié)點12nm-4nm先進制程28nm-4nm先進制程55nm-28nm成熟制程端側推理芯片平臺端側3DAIGC芯片平臺平臺架構Die2Die2controllercontrollerPHYNPUNPUNPU3D-DRAMNPU3D-DRAMcontrollerSRAMeSRAMeFlashAHBAHBMATRIXSYSTEMSYSTEMBUSDie2Die/chip2chippcleSyspcleSYSTEMpcleSYSTEMBUSSYSTEMSYSTEMBUSCANCANcontrollerSPI-SPHYUSBGPIOEthernetcontrollerSPI-SPHYUSBGPIOEthernetTIMERWDTRTCWDTCRMcontrollerPHYPHYcontrollercontrollerPHYPHYcontrollerMIP1MIP1USBUSBcontrollerPHYcontrollercontrollerPHYPHYPHYGPIOETHFMUFMULINGPIOETHFMUFMULINTIMERTIMERu芯原是一家依托自主半導體IP,為客戶提供平臺化、全方位、一站式芯片定制服務和半導體IP授權服務的企業(yè)。其中一站式芯片定制服務營收占比為66.36%,按照下游應用來看公司整體資源在物聯(lián)網(wǎng)、計算機及周邊、汽車電子等領域一站式芯片定制業(yè)務靠前。57,295l20,687233,800l0,969232,l89l0,3ll72,47985,62l 545904491202220232024芯片設計業(yè)務量產(chǎn)業(yè)務64255.2764255.2755718.4855220.0827233.7848493.94286l4.5921513.7615189.6332389.1523732.93工業(yè)9825.3676ll.3121%21%24%l4%5%15%5%15%10%10%18%消費電子工業(yè)16.56%-3.44%1.27%6.00%l4.05%47.18%ll.22%20.09%65.89%45.71%u芯原微電子的兩大主要業(yè)務一站式芯片定制服務與半導體IP授權服務之間具有較強的協(xié)同效應,兩項主要服務間客戶可以互相導入。u對于客戶而言,在一站式芯片定制服務中使用芯原自有IP與使用第三方IP相比,在成本和設計效率等方面更具優(yōu)勢。u芯原還擁有一站式的設計服務平臺,累計出貨了10000片14nmFinFET晶圓,近30000片10nmFinFET晶圓。芯原在2018年就完成了全球首批7nmEUV芯片流片一次成功,并且已有5nmsoc一次流片成功,多個一站式服務項目正在執(zhí)行。芯原微電子兩大主要商業(yè)模式芯原微電子一站式芯片定制服務流程圖u芯原半導體擁有自主可控的圖形處理器IP(GPUIP)、神經(jīng)網(wǎng)絡處理器IP(NPUIP)、視頻處理器IP(VPUIP)、數(shù)字信號處理器IP(DSPIP)、圖像信號處理器ilp(ISPIP)和顯示處理器lp(Display用領域開發(fā)了多款低功耗高性能的射頻IP和基帶IP,支持包括藍牙、wiu根據(jù)Ipnest統(tǒng)計,2024年,芯原半導體全球第八,全球范圍市占率達到1.6%。7.0%3.8%ARM(softbank)7.0%3.8%ARM(softbank)口Rambuszceva口SSTDSPGPUISP基礎庫嵌入式非易失性存儲射頻IP周邊IP中芯國際臺積電IBM聯(lián)電格羅方德和艦科技富士通半導體華潤上華意法半導體silterrau隨著當今物聯(lián)網(wǎng),可穿戴設備以及邊緣計算逐漸興起,FD-sol憑借著超薄、全耗盡的通道提供了更好的柵極控制,實現(xiàn)了更好的晶體管縮放,在技術層面成為了具有更低功耗,更高可靠性,更低成本的組合。在物聯(lián)網(wǎng),5G等需要長續(xù)航的應用上,FDmmsol具備FinFET沒有的優(yōu)勢。u芯原自十年前就開始投入研發(fā)力量,開發(fā)并建立了一套基于22nmFDmmsol工藝的IP平臺,擁有59個模擬和數(shù)模混合IP,包括基礎IP、DACIP、接口協(xié)議IP等。目前公司已經(jīng)向40多個客戶授權了260多次FDmmsoIIP核心,為全球主要客戶完成了約30個芯片設計項目,其中25個項目已投入生產(chǎn)。u芯原基于22nmFDmmsol的無線IP平臺覆蓋了sub6G的所有和15.4G,以及遠距離通信的4GLTE和wimmFi。MIPIDPHYTXV1.2MIPIDPHYRXV1.2MIPIDPHYTXV1.2MIPIDPHYRXV1.2USB3.0PHYUSB2.0PHYUSB2.0OTGPHYDDR3/2Multi-PHYHDMI2.0TXHDMI2.0/1.4TXPCIE2PHYPCIE2PHYcurrentsteeringcurrentsteeringDACPMUpowermanagementPLL24bitAudioCODECAAUXADCPHYcombocombo4MemoryIPSBLERFBLE5.42.4GRFtransceiverGNSSRF802.1lahRF900MbandHaLOWRFtransceivercellular4GRF4GLTEandNB-loTtransceiveru燦芯半導體是一家提供一站式定制芯片及IP的高新技術企業(yè),為客戶提供從芯片規(guī)格制定、架構設計到芯片成品的一站式服務,主要分為全定制服付或流片失敗。因此,為了降低客戶設計風險與設計迭代次數(shù),公司需要結合客戶產(chǎn)品特性與技術需求。有品牌芯片產(chǎn)品設計研發(fā)及銷售的企業(yè)。公司2024年來自于系統(tǒng)廠商、芯片設計公司及其他類型客戶的收入占比分別為25.07%68.33%和6.60%。公司2024年度及2023年度營業(yè)收入構成情況(億元)燦芯半導體一站式芯片定制服務研發(fā)流程u公司緊跟中國大陸自主先進工藝水平,制程工藝范圍包括28nmmm0.18um,其中28nm以下先進制程所貢獻的收入占比不斷攀升。公司核心技術主要圍繞大型SOC定制與半導體IP開發(fā)兩大體系。uIP開發(fā)層面主要涵蓋高速接口IP和模擬數(shù)字轉換器IP,公司自主研發(fā)的高速接口IP廣泛應用于數(shù)據(jù)中心、存儲、網(wǎng)絡通信及人工智能等領域,助力客戶實現(xiàn)定制芯片的高速數(shù)據(jù)傳輸。公司提供的模擬數(shù)字轉換器IP,適用于工業(yè)控制、物聯(lián)網(wǎng)、音視頻數(shù)據(jù)流處理等行業(yè)。u公司的yousip(siliconmmplatform)解決方案聚焦系統(tǒng)級(soc)芯片一站式定制服務,產(chǎn)品包括系統(tǒng)主控芯片、光通信芯片、5G基帶芯片、衛(wèi)星通信芯片、網(wǎng)絡交換機芯片、FPGA芯片、無線射頻芯片等,廣泛應用于物聯(lián)網(wǎng)、工業(yè)控制、網(wǎng)絡通信、高性能計算等眾多高端技術產(chǎn)業(yè)領域中。燦芯半導體IP研發(fā)流程及IP積累燦芯半導體IP研發(fā)流程及IP積累收2020202120222023H1<28nm28nm65nm65nm180nm>180nm大型SOC定制設計技術大規(guī)模SOC快速設計及驗證技術自主研發(fā)大規(guī)模芯片快速物理設計自主研發(fā)系統(tǒng)性能評估及優(yōu)化技術自主研發(fā)工程服務技術自主研發(fā)半導體IP開發(fā)技術高速接口IP開發(fā)技術自主研發(fā)模擬數(shù)字轉換器(ADC)開發(fā)技術自主研發(fā)youlpASIC設計面向智能電表應用的互聯(lián)SOC平臺解決方案,采用40nmLL工藝用于移動設備,可穿戴設備,無線揚聲器,面向智能電表應用的互聯(lián)SOC平臺解決方案,采用40nmLL工藝用于移動設備,可穿戴設備,無線揚聲器,家庭娛樂,智能家居,監(jiān)控,汽車等領域適用于任何支持相機的設備,如智能手機,平板電腦,汽車安全和信息娛樂,機器人,安全監(jiān)控,AR和VR及無人機為物聯(lián)網(wǎng)等新興應用而設計,涉及WIFl,藍牙協(xié)助客戶在工業(yè)控制,家電應用,安防,玩具和移動終端等市場贏得新興機會u創(chuàng)意電子(GUC)成立于1998年,總部位于臺灣,在全球設有七個分支機構,員工總數(shù)885人,其中71%是研發(fā)人員。創(chuàng)意電子是行業(yè)領先的ASIC設計服務廠商,主要商業(yè)模式包括IP服務,ASIC設計服務,以及量產(chǎn)服務三大部分。uGUC擁有強大的供應鏈能力,與世界級晶圓代工廠臺積電保持緊密合作關系,對臺積電關鍵工作流擁有深刻理解。臺積電作為創(chuàng)意電子的第一大股東,擁有創(chuàng)意電子35%的股份,同時也是創(chuàng)意電子唯一的晶圓代工廠。創(chuàng)意電子解決方案45.638.863.0202360.12024 創(chuàng)意電子解決方案45.638.863.0202360.12024 ASIC設計服務量產(chǎn)服務IP服務?HBMIP?芯片互聯(lián)IP(Glink-?嵌入式存儲IP集成實現(xiàn)量產(chǎn)委托設計提供設計產(chǎn)品時所需的電路設計元件數(shù)據(jù)庫及各種硅知識產(chǎn)權(IP),以及制作產(chǎn)品光罩組的電路圖,并委托代工廠生產(chǎn)光罩、晶圓、切割與封裝,再由本公司工程人員進行產(chǎn)品測試,之后交由客戶試產(chǎn)樣品。圓驗證計劃提供低成本且具時效性的芯片驗證服務,將不同客戶的設計整合起來,分攤同一套光制程技術實現(xiàn)低成本且快速的試產(chǎn)驗證目的。經(jīng)過設計、驗證,為可重復使用且具備特定功能的集成電路設計。隨著集成電路制造技術的進步,多功能芯片甚至SOC已成為IC設計的主流,創(chuàng)意提供可重復使用u創(chuàng)意電子(GUC)的先進制程覆蓋范圍與系統(tǒng)級設計能力構筑了其行業(yè)領先地位。創(chuàng)意電子提供的SOC設計服務涵蓋了0.5um到先進的5nm/4nm/3nm等工藝節(jié)點制程。另外在異構集成領域,GUC于2025年1月推出ucle物理層IP,支持每通道40Gbps的高速互連,適用于AI、HPC及網(wǎng)絡芯片。該IP基于臺積電N5制程,不僅超越現(xiàn)有ucle標準速度,還通過先進封裝技術(如2.5D/3D集成)實現(xiàn)多芯片系統(tǒng)的高效互聯(lián),為復雜計算場景提供底層支撐。uGUC的另一大競爭優(yōu)勢在于自研IP。由于GUC能夠使用自有的IP架構,并且擁有自己的IP團隊,GUC能夠靈活地滿足客戶的修改與升級需求。例如u公司具有代表性的ASIC產(chǎn)品包括英特爾的第一代推理芯片Goya,微軟創(chuàng)意電子旗艦產(chǎn)品成功案例42%25%17%.3nm創(chuàng)意電子旗艦產(chǎn)品成功案例42%25%17%.3nmn5/4nmn7/6nm16/12nmu28nm及以上7nm>30億高性能計算COWOS搭配4顆HBM,故障核心識別,超大規(guī)模層STA,H-treecTS,兩級層次設計,IR-awareDFT,無通道設計7nm故障核心識別,H-tree,112GSerDes集成12nm12.5億SRAM修復,IR-awareDFT,兩級層級設計,多核IR分析16nmCOWOS搭配4顆HBM,IR-awareDFT,兩級層次設計,16nm故障核心識別,IR-awareDFT,超大規(guī)模層STA,魚骨時鐘,無通道設計28nm4.07億IR-awareDFT,H-treecTS,時鐘優(yōu)化分布28nm2.4億serDes集成,芯片封裝PI/SIuGUC的GLinkmm3D接口IP能夠提供高帶寬、低延遲、低功耗以及點對多點連一套經(jīng)過驗證的解決方案。3DFabric旨在實現(xiàn)在系統(tǒng)中使用效率最高的制程節(jié)點中建立每一個組件,例如將制程不同的邏輯與存儲芯片進行結合。uGUC提供HBM3E與HBM2EIP,支持多個先進制程節(jié)點,包括16nm、12nm、7nm、5nm和3nm,并且GUC的HBM3E控制器和物理層PHYIP子系統(tǒng)方案已被多加Al廠商采用,包括最新的9.2GbpsHBM3E內(nèi)存技術。目前GUC正積極與HBM供貨商(如美光)合作,為下一代AIASIC開發(fā)HBM4IP。創(chuàng)意電子die-todie互聯(lián)IPGlink-3DN3EGlink2.3LLTPOSiliconproven創(chuàng)意電子GLinkN3EGlink2.3LLTPOSiliconprovenGLink1.0GLink2.0創(chuàng)意電子HBMIP?全功能HBM3控制器與PHY,支持Glink-2.5D和112G-LRserDes?臺積電COWOS-S和COWOS-R技術HBMAvailablesolutionN16/12HHBMAvailablesolutionN16/12HBM2HBM38.6GN3ETPOSiliconHBM38.6GN3ETPOSiliconprovenIC設計服務行業(yè)未來發(fā)展趨勢洞察uDietoDie(D2D)互聯(lián)技術是隨著半導體行業(yè)對高性能計算需求的增長以及摩爾定律放緩而逐漸興起的一種先進互聯(lián)技術。隨著芯片尺寸增大至接近制造極限,D2D互聯(lián)允許將大芯片分割成多個較小的Die,在多芯片模塊(MCM)中實現(xiàn)高速互連,從而實現(xiàn)算力堆疊或異構集成,提升計算密度和能效比。C2C互聯(lián)與D2D互聯(lián)對比連技術,在技術原理和應用定位各有特色22口22通常指的是在不同芯片之間的數(shù)據(jù)傳輸,這些芯片可能位于不同的封裝實適用于需要在不同芯片或模塊間進行連接、多板卡系統(tǒng)或者大型電子設備中的芯片間通信。專注于在同一個封裝體內(nèi),不同芯片裸片(Die)之間的數(shù)據(jù)傳輸。這種技智能(Al)和網(wǎng)絡應用,其中對數(shù)據(jù)在應用場景上,封裝級別可能涉及到較長的互連路徑pcle或以太網(wǎng),這些技術在則利用更短的互連路徑和更高速的serDes或并行接口技術,以實現(xiàn)更低的延遲和更要更復雜的設計和優(yōu)化,以管理要求。在技術實現(xiàn)上,通能各具特色。高帶寬、低延遲,D2D應用場景廣闊口MIPI&SATA&oth.口DDRD2D,XSREth.&serDes202120222023202420152026D2D技術可以連接多個處理器或加速器Die,以實現(xiàn)緊密耦合的計算性能。Al和機器學習D2D互聯(lián)可以連接Al加速器和處理器,以支持復雜的神經(jīng)網(wǎng)絡模型訓練和推理任務。D2D技術可以提高數(shù)據(jù)中心內(nèi)部芯片間的數(shù)據(jù)傳輸效率,降低能耗。D2D技術