一、數(shù)制轉(zhuǎn)換(10)：2=(原碼反碼=()補碼原碼反碼=()補碼1)、同步計數(shù)器是指——的計數(shù)器。a）由同類型的觸發(fā)器構(gòu)成。b）各觸發(fā)器時鐘端連在一起，統(tǒng)一由系統(tǒng)時鐘控制。c）可用前級的輸出做后級觸發(fā)器的時鐘。d）可用后級的輸出做前級觸發(fā)器的時鐘。2)、已知Q3Q2Q1Q0是同步十進制計數(shù)器的觸發(fā)器輸出，若以Q3做進位，則其周期和正脈沖寬度是——。a）10個CP周期和1個CP周期。b）10個CP周期和2個CP周期。c）10個CP周期和4個CP周期。d）10個CP周期和8個CP周期。3)、若四位同步二進制計數(shù)器當(dāng)前的狀態(tài)是0111,下一個輸入時鐘脈沖后，其內(nèi)容變?yōu)椤?)、若四位二進制加法計數(shù)器正常工作時，由0000狀態(tài)開始計數(shù)，則經(jīng)過43個輸入計數(shù)脈沖后，計數(shù)器的狀態(tài)應(yīng)是——。5)、在下列功能表示方法中，不適合用于時序邏輯電路功能表示方法的是——。a）狀態(tài)轉(zhuǎn)換圖b）特性方程c）卡諾圖d）數(shù)理方程三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式（10）四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式（10）),給定約束條件為：m3+m5+m6+m7=02五、證明下列邏輯恒等式（方法不限10）（2）、(A+C)(B+D)(B+D)=AB+BC六、試用四位并行加法器74LS283設(shè)計一個加/減運算電路。當(dāng)控制信號M=0時它將兩個輸入的四位二進制數(shù)相加，而M=1時它將兩個輸入的四位二進制數(shù)相減。允許附加必要的門電路。（74LS283：輸入變量A(A3A2A1A0)、B(B3B2B1B0)及CI,輸出變量S(S3S2S1S0)及CO)(15)七、對某同步時序電路，已知狀態(tài)表如下表所示，若電路的初始狀態(tài)Q1Q0=00,輸入信號波形如圖所示，試畫出Q1、Q0的波形（設(shè)觸發(fā)器響應(yīng)于負(fù)跳變）(15)。XQ1n+1Q+1/Z01CPX八、在圖所示的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=5V,試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時輸出電壓的大小(15)。3一、數(shù)制轉(zhuǎn)換(10)：2=(2=(2=(補碼補碼二、選擇填空題(15)答案：1)b2)b3)c4)b三、答案(10)：（2）、Y=AC+AD+AEF+BDE+BDE 四、答案（101）、Y=B+D+C（2）五、答案（10用公式法或卡諾圖法以及其他方法證明均可。六、試用四位并行加法器74LS283設(shè)計一個加/減運算電路。當(dāng)控制信號M=0時它將兩個輸入的四位二進制數(shù)相加，而M=1時它將兩個輸入的四位二進制數(shù)相減。允許附加必要的門電路。（74LS283：輸入變量A(A3A2A1A0)、B(B3B2B1B0)及CI,輸出變量S(S3S2S1S0)及CO)(15)A3A2A1A0B3=1B2=1B1=1B0=1M答案(15)：首先實現(xiàn)反碼求法：當(dāng)M=0時，取原碼；M=1時，取反碼，于是可用異或門實現(xiàn)。同時，當(dāng)M=1時，CI=1,從而實現(xiàn)反碼加1等于補碼的邏輯。A3A2A1A0B3=1B2=1B1=1B0=1M4七、答案(15)：根據(jù)已知的狀態(tài)表和輸入信號X=011001,該電