執業證書：S0600525020001執業證書：S0600525020001執業證書：S0600125020002nGPGPU與ASIC性能對比一覽我們梳理各芯片參數，得到如下結論：《國產算力騰飛，看好Ascend910Cn為什么大廠紛紛開始自研AI芯片？芯片公司的支出通常包含員工薪數與薪酬數據及英偉達相關產品售價與銷售毛利進行計算，大約4.5-7萬卡出貨量可以覆蓋前期的投入。而頭部大廠的萬卡集群建設未曾停《國產算力騰飛，看好Ascend910C互連等領域保持前瞻性優勢，針對不同規模的AI通過HBM重構與CPO集成的雙重突破體現競爭力，直擊 4 4 4 6 6 8 8 9 4 5 6 7 7 8 9 1.GPGPU與ASIC性能對比一覽這與其主要應用于大模型訓練的定位相符。大模型訓練過程中，低精度數據類型（如INT8、FP16等）足以滿足大部分計算需求，執行特定任務時可能具有相對較低的功耗。GPGPU在執行相同任務時，由于其架構需TPUv4i（0.39呈現出兼顧普適性與高效圖1：主流AI芯片算力指標梳理數據來源：各公司官網，A5圖王，量子位，新智元，AI時代前沿，IT之家，SemiAnalysis，半導體行業觀察，智東西，芯智訊，機器之心，芯榜，科聞社，快科技，半導體產業縱橫，電廠，電子工程專輯，東吳證券研究所GB200依靠HBM3e技術擁有高達16度意味著在相同的顯存資源下，芯片能夠完成更多的計算任務。以谷歌TPUv6e為例，FP16算力1852，顯存容量32GB，算力密度約57.88，展現出顯存利用效率高、存力算術強度達885FLOPs/Byte，是同期GB200算術強度的2.8倍。4）LPU通過超高內存的峰值內存帶寬。這種存力使每個計算單元可即時獲取連續token序列，消除傳統架構為大模型推理提供數據供給保障，完成低算術強度任務性能創造性突破。圖2：主流AI芯片存力指標梳理數據來源：各公司官網，A5圖王，量子位，新智元，AI時代前沿，IT之家，SemiAnalysis，半導體行業觀察，智東西，芯智訊，機器之心，芯榜，科聞社，快科技，半導體產業縱橫，電廠，電子工程專輯，東吳證券研究所注：算術強度（ArithmeticIntensity即計算操作數（FLOPs）與內存訪問量（Bytes）的比值，用于衡量計算任務的性能瓶頸。高算術強度的任務受限于計算能力，低算術強度的任務受限于內存帶寬。圖3：主流AI芯片互連指標梳理數據來源：各公司官網，A5圖王，量子位，新智元，AI時代前沿，IT之家，SemiAnalysis，半導體行業觀察，智東西，芯智訊，機器之心，芯榜，科聞社，快科技，半導體產業縱橫，電廠，電子工程專輯，東吳證券研究所擔，但最終谷歌都需要支付相應的價格，因此我們不做口徑調整，依然按Fabless公司片Fabless公司而言，員工薪資約占總支出6產品線來看，海外大廠英偉達的產品線豐富，且貫穿AI計算、AI網絡，也覆蓋數據中國內AI芯片&其他數字芯片公司的產品條線與之相對可比，我2）人均薪酬：2023年度，寒武紀、海光信息、翱捷科技三家公司的研發人員圖4：主流AI芯片公司研發人員數量情況數據來源：各公司公告，iFinD，新浪財經，東吳證券研究所自推理業務。隨著AI應用遍地開花，我們認為AI推理需求還有更大滲透空間。圖5：主流科技公司公開宣布的萬卡集群情況數據來源：消費日報網，機械之心，通信產業網，半導體行業觀察，格隆匯APP，東吳證券研究所注：本圖為非完全統計務范圍囊括多種半導體、企業用軟件和安全解決方案的設計、博通針對不同規模的AI集群提供差異化系統架構與解決方案。一類是EndpointScheduled系統架構，其主要面向的是小規模AI集群數據調度，各計算節點（如GPU）帶寬，最終能使網絡性能提升10%；在互連領域，2024年博通發布了以直接驅動長達5米的銅纜，而大多數N系列還通過RoCEv2在以太網上實現類InfiniBand性能，降低客戶架構遷移成本。圖6：博通集成光學連接技術的ASIC芯片數據來源：hotchips，東吳證券研究所AI連接收入增長4倍；除此之外，博通宣布已被另外兩家正在進行下一代自研AIXPU高級開發的超大規模供應商選中，2027年博通的AIASIC市場的機億美元之間。年全面轉向數據中心芯片解決方案，聚焦ASIC、光電器件、以太網交換芯片等領域。關收入占比從2023年的5%躍升至30%以上，成為其增長核心引擎。與帶寬瓶頸。通過非行業標準的HBMI/O接口設積用于計算單元擴展。優化后，單一XPU可連接的HBM堆棧數量提升至高33%，方案每比特功耗降低30%。消除了電信號離開XPU封裝進入銅圖7：Marvell芯片制造各流程基礎設施建設數據來源：Marvell，東吳證券研究所預期，Marvell所在的ASIC行業TAM未來有望成長至2028年（2029財年）的429億經營研究開發、設計及制造特殊應用積體電路設計(ASIC)和系統單晶片(SOC)及提供相晶粒間電氣互連和系統范圍的熱特性。與傳統的二維設計相比，3DIC可實現數據更快圖8：AIchip3DICASIC芯片設計結構數據來源：世芯電子，東吳證券研究所提供的SoC設計服務涵蓋了0.5um產品形態的芯片設計實現，完善的流程方法可以解決實現幾十億門級以上的規模設計、GHz工作頻率、深亞微米噪聲耦合、IR壓降、靜電(ESD)放電、良率設計提升(DFY)與嚴峻上市時程需求的挑戰。創意電子的先進設計流程，增加了快升率的電源開關并串接，防范動態壓降的電源密度分析)，有效減少程迭代(針對不同溫度/電壓/制成的定制化方案signoff,數據流分析工具，時鐘延遲CDA單元庫定制，hold-free工藝庫定制等在可測試性設計（DFT）方面表現卓越，提年1月推出UCIe?物理層IP，支持每通道4絡芯片。該IP基于臺積電N5制程，不僅超越現有UCIe標術（如2.5D/3D集成）實現多芯片系統的圖9：創意電子互連技術發展數據來源：創意電子，芯榜，東吳證券研究所圖10：創意電子存儲技術發展數據來源：創意電子，芯榜，東吳證券研究所性能需求；根據IDC2023Q3報告，中興數據中心交換機國內市場份額同者業務中提出“AIforAll”理念，布局全系AI終端。圖11：中興通訊產品布局數據來源：中興通訊，東吳證券研究所中心運營商從而實現規模化經營，同時開拓埃多協議非蜂窩物聯網芯片設計與供貨能力，且具備提供超大規模高速SoC芯片定制及覆蓋智能物聯網市場各類傳輸距離的應用場景。圖12：翱捷科技ASR582X系列芯片圖解數據來源：翱捷科技，品慧電子網，東吳證券研究所車電子、計算機及周邊、工業、數據處理、物聯網等行業應用領域。圖13：芯原視頻后處理IPPC820數據來源：芯原微電子，東吳證券研究所客戶需求不及預期。ASIC下游主要客戶營收影響較大，若下游客戶后期投資減