P11M1集成計數器的功能測試P11M2不同進制計數器的設計與測試P11M3具有數顯功能的加法計數器和減法計數器的設計與調試P11M4數顯式二位秒級高精度定時器的設計與制作思考與練習

在日常生活中，定時器的應用十分普遍，例如,鬧鐘是人們常用的定時工具。另外，很多家用電器都用到了定時器功能，如洗衣機的洗衣時間、漂洗時間，微波爐的加熱時間等都是通過定時電路設定的。本項目設計和制作一個數顯式二位高精度通用定時器，從中學習集成計數器電路的使用方法，了解簡單電子產品的設計、制作和調試方法。項目任務書在本模塊中，通過對集成計數器的功能測試，來了解各種集成計數器的功能和使用方法，了解同步清零、異步置數的特點；學會通過閱讀計數器的時序圖、集成電路芯片資料，了解集成電路的邏輯功能、性能參數及使用方法。P11M1集成計數器的功能測試MNL1集成四位二進制加法計數器74161(一)

隨著電子技術的飛速發展，集成計數器電路已得到普遍使用，集成二進制計數器的使用則更為廣泛。所謂二進制計數器，它的模并不是2，而是2n，n是構成二進制的觸發器的個數。下面以74161為例,說明集成二進制計數器的功能及使用方法。圖11-1-1(a)為74161的管腳，圖11-1-1(b)為74161的邏輯符號，圖11-1-1?為74161的慣用符號。圖11-1-174161的管腳排列、邏輯符號和慣用符號測試工作任務書MNL2集成四位二進制加法計數器74161(二)

下面詳細說明74161各個輸入/輸出端的作用。

為異步清零端：低電平有效，為異步方式清零，即當輸入為低電平時，無論當時的時鐘狀態和其他輸入狀態如何，計數器的輸出端全為0，即Q3Q2Q1Q0=0000。

為同步置數端：低電平有效，為同步置數。置數的作用是當滿足一定的條件時，將輸入端數據D3D2D1D0置入到輸出端Q3Q2Q1Q0。同步置數即當輸入為低電平時，輸入端的數據并不立刻反映到輸出端，而是等到CP上升沿到來時，才將輸入端數據D3D2D1D0置入到輸出端Q3Q2Q1Q0。所以，要成功地將輸入端D3D2D1D0的數據置入到輸出端Q3Q2Q1Q0，必須滿足兩個條件：①端必須為低電平；②必須等到CP上升沿到來的時刻。

Q3、Q2、Q1、Q0為計數器的輸出端：其中Q3為最高位，Q3為最低位。

D3、D2、D1、D0為計數器預置輸入端：通過置數端的作用可將此數據置入到輸出端。

Co為進位輸出端：此輸出端平時為低電平，當計數器計滿一個周期時，輸出一個高電平,即每第16個時鐘輸出一個高電平脈沖。

CP為時鐘輸入端：上升沿有效。

CTT、CTP為兩個功能擴展使能端:合理設置這兩個輸入端的狀態，可實現各種計數器功能的擴展。74161的功能真值表見表11-1-2。表11-1-274161的功能真值表MNL3集成四位二進制同步加法計數器74163

74163的管腳排列與74161基本相同，邏輯符號與74161也基本相同，區別在于其清零端為同步清零，即當置為低電平時，并不是立刻清零，而是要等到CP上升沿到時，才使輸出端清零。它的工作時序圖如圖11-1-4所示。請同學們仔細分析圖11-1-3和圖11-1-4的不同點。圖11-1-474163的工作時序圖MNL4集成十進制同步加法計數器74160和74162

74160是4位BCD十進制加法計數器，同步置數，異步清零。它的管腳圖和慣用邏輯符號如圖11-1-5(a)、(b)所示。圖11-1-5(c)為74160計數方式下各使能端的接法。

按照圖11-1-5(c)的連線方法，則輸出端Q3Q2Q1Q0的狀態轉移圖如圖11-1-6所示。

74162和74160類似，也是4位BCD十進制加法計數器，預置和清零工作時在CP時鐘的上升沿同步。二者的差別僅在于74160是異步清零，而74162是同步清零。圖11-1-574160的管腳圖及慣用邏輯符號圖11-1-674160十進制計數狀態轉移圖前面我們學習了同步集成計數器，下面學習異步集成計數器的邏輯功能和使用方法。圖11-1-7中的計數器為二－五－十進制異步計數器，在一片74390集成芯片中封裝了兩個二－五－十進制的異步計數器。二－五－十進制異步計數器是由一個二進制計數器和一個五進制計數器組合而成的，每個二－五－十進制分別有各自的清零端CLR。圖11-1-7是74390的管腳圖和慣用邏輯符號。圖11-1-774390的管腳圖及慣用邏輯符號測試工作任務書MNL5二－五－十進制異步計數器74390

和74290的邏輯功能

1.74390及各管腳功能

74390內部含有兩個二－五－十進制計數器，它們分別有各自的清零端CLR。

74390各個輸入/輸出端的作用如下：

1CP0二進制計數器時鐘輸入端：下降沿有效。

1CP1五進制計數器時鐘輸入端：下降沿有效。

1CLR清零端：高電平有效。當CLR=1時，輸出1Q31Q21Q11Q0=0000。

Q3、Q2、Q1、Q0為計數器的輸出端：其中Q0是獨立的，是二進制計數器的輸出端；Q2Q1Q0是五進制計數器的輸出端。如需實現十進制計數器功能,應將Q0與CP1相連或將Q3與CP0相連。由這兩種連接方式構成的十進制計數器的計數結果相同，但其編碼結果不同,如圖11-1-9所示。圖11-1-974390兩種連接方式的工作時序圖

2．74290及各管腳功能

74290內部含有一個二－五－十進制的計數器。74290的邏輯符號見圖11-1-10。各輸入/輸出端的功能如下：

CP0、CP1分別為二進制計數器和五進制計數器的時鐘輸入端：為下降沿有效。

R01、R02為異步清零輸入端：從圖中可以看出，R01和R02

是“與”邏輯關系，只有當R01R02=11時，輸出對應的十進制數被清零，即Q3Q2Q1Q0=0000。正常計數時,R01、R02

至少有一個為0。

圖11-1-1074290的邏輯符號

S01、S02為異步置數端：這兩個輸入的關系為“與”邏輯關系，當S01S02=11時，輸出對應十進制數為9，即Q3Q2Q1Q0=1001。正常計數時,S01、S02至少有一個為0。

Q3、Q2、Q1、Q0為計數器的輸出端。同樣可以將二進制和五進制計數器串接構成異步十進制計數器。

MNL1計數器模數的變換

前面我們介紹的大部分計數器為二進制計數器(如模十六計數器)、十進制計數器等，而其他進制的計數器相對少見，如十二進制計數器，六十進制計數器等。要實現這樣進制的計數器就必須對常見的計數器進行模數變化(容量變化)。通常計數器模數的變化有以下幾種方式：P11M2不同進制計數器的設計與測試

(1)串接法。串接法即將若干個計數器串接，其結果的模就是每個計數器的模的乘積，故通常又稱為乘數法。如74390構成的十進制計數器就采用了兩種不同計數器的串接方法,即將二進制計數器和五進制計數器進行串接，從而構成了十進制計數器。

(2)反饋清零法。圖11-2-1(a)利用反饋清零法使計數器的模數變化為十進制，其狀態轉移圖見圖11-2-2。圖11-2-174161構成十進制計數器的接線圖圖11-2-2利用清零法轉換計數器模數的方法在圖11-2-1(a)中，因為74161的清零端為異步清零，所以當輸出Q3Q2Q1Q0=1010時，

輸出一個低電平送入異步清零端，立刻將輸出清零，即Q3Q2Q1Q0=0000。計數器立刻從1010狀態進入0000狀態，因此1010是個非常短暫的瞬間。實際上計數器立刻從1001狀態進入到0000狀態，實現了十進制計數器的邏輯功能，實現了計數器模數的轉換。

(3)置數法。圖11-2-1(b)利用置數法使計數器的模數變化為十進制。

利用清零的方法可以進行模數的轉換，但計數器必須從0000開始計數，而有些情況希望計數器的輸出不從零開始。例如電梯的樓層顯示、電視預置臺號等，使用清零法無法實現，這時需采取置數法來實現。圖11-2-1(b)實現的功能是在輸出狀態為1001時，將數0000置入輸出端。【設計案例】

功能要求：分別用清零法和置數法并利用74161集成二進制計數器設計一個十二進制計數器(0～11)。

任務要求：完成原理圖設計、元器件選型、電路裝接與調試、電路性能檢測,畫出狀態轉移圖,編寫設計文檔。

設計內容(示例)：

(1)電路原理圖設計分別如圖11-2-3(a)、(b)所示。圖11-2-374161構成十二進制計數器

(2)根據電原理圖要求，選擇元器件型號。根據題目要求，集成計數器選用74161;清零法中的與非門用74LS00；置數法中的三輸入與非門用74LS10。

(3)電路裝接與調試步驟如下：

①查看圖11-1-1，將74161管腳號標注在圖11-2-3的測試接線圖中。

②在數字電路綜合測試系統上，按圖11-2-3(a)連接電路。③檢查接線無誤后，打開電源。④利用實驗系統上的手動CP時鐘輸入，觀察每一個CP時鐘的上升沿到時，輸出端Q3Q2Q1Q0狀態的變化。

⑤按圖11-2-3(b)連接電路，利用實驗儀上的手動CP時鐘輸入，觀察每一個CP時鐘的上升沿到時，輸出端Q3Q2Q1Q0狀態的變化。

⑥關閉電源，整理綜合實驗儀。

(4)驗證電路性能，畫出狀態轉移圖(略)。

(5)編寫設計文檔(略)。設計工作任務書

MNL1用于8421BCD碼顯示的計數器的設計

在P11M2的設計案例中，十二進制計數器電路的輸出Q3Q2Q1Q0的狀態從0000加1遞增，直到1011又回到0000。若將此計數值送入CD4511譯碼，驅動LED數碼管顯示，當其數值大于1001(十進制數9)時，LED數碼管熄滅。若選用其他譯碼顯示器，則會顯示“A”、“B”、“C”、“D”等字樣。P11M3具有數顯功能的加法計數器和減法計數器的設計與調試若將其用于計時器顯示，則非常不直觀，不符合人們的習慣。因此，希望用于計時器的計數器其輸出為8421BCD碼，這樣一個十二進制的計數器其輸出必須用兩個LED數碼管顯示，顯示從“00”遞增加1到“09”再到“10”“11”回到“00”。圖11-3-1是用74161構成的輸出為8421BCD碼顯示的十二進制小時計時器的電路圖。圖11-3-2是用74160構成的輸出為8421BCD碼顯示的十二進制小時計時器的電路圖。圖11-3-3是用74390構成的輸出為8421BCD碼顯示的十二進制小時計時器的電路圖。若將此計數器的輸出Q3Q2Q1Q接入譯碼顯示器CD4511的輸入端，用以驅動LED數碼管的顯示，則輸出將會隨著CP脈沖的到來，有相應的“00”到“11”的顯示，如圖11-3-4所示。圖11-3-1用74161構成的十二進制計數器(用于BCD碼顯示)圖11-3-2用74160構成的十二進制計數器(用于BCD碼顯示)圖11-3-3用74390構成的十二進制計數器(用于BCD碼顯示)圖11-3-4具有LED顯示的用74390構成的十二進制計數器設計工作任務書MNL2可逆計數器CD4510

CD4510是4位加/減法的十進制計數器，計數器的方向由控制輸入端D/U控制。當D/U為高電平時，則為加法計數器;當D/U為低電平時，則為減法計數器。

圖11-3-5是CD4510的管腳圖及慣用邏輯符號。圖11-3-5CD4510的管腳圖及慣用邏輯符號表11-3-1CD4510各管腳功能表

D3、D2、D1、D0為預置數據輸入端。

Q3、Q2、Q1、Q0為計數器輸出端。

圖11-3-6是CD4510的工作時序圖。

在此，我們用CD4510設計六十進制秒減法計數器。

圖11-3-7所示六十進制秒減法計數器由兩片CD4510構成，預置數為59(個位預置數為9，十位預置數為5)，時鐘信號為1s，經過60s后，個位和十位計數器都減到0時，電路產生一個高電平信號送入兩個計數器的PL端，將輸入預置數據端的數“59”再預置到計數器中，進行又一輪的減法計數。圖中個位和十位計數器的輸出Q4Q3Q2Q1可分別接于CD4511的輸入端，分別驅動兩個LED數碼管顯示。圖11-3-6CD4510的工作時序圖圖11-3-7六十進制秒減法計數器電路圖設計工作任務書

通過本模塊的設計和制作，學會高精度時基信號產生的方法和分頻電路的正確使用方法；掌握具有LED數顯功能的加法計數器和可預置減法計數器的設計方法；掌握二位秒級定時器電路的工作原理；掌握簡單數字電路產品的設計、制作和調試過程。P11M4數顯式二位秒級高精度定時器的設計與制作MNL1數顯式二位秒級高精度定時器的設計

【設計案例】

功能要求：設計一個具有數顯功能的二位高精度秒級定時器。

具體指標如下：

(1)電源＋5V±10%。

(2)定時器定時時間為1～59s。到達預定時間時送出一高電平信號(3)定時時間預置方式：個位和十位分別用按鍵按動方式預置。

(4)兩位LED數碼管顯示定時時間和倒計時時間。

(5)定時器穩定度大于10-5，精度大于10-5。任務要求：完成原理圖設計、元器件選型、電路裝接與調試、電路性能檢測,畫出狀態轉移圖,編寫設計文檔。

設計內容(示例):

第一步：根據設計要求畫出電路設計框圖，如圖11-4-1所示。電路由如下部分構成：

①晶體振蕩器電路。晶體振蕩器電路給定時器提供穩定準確的32.768kHz的方波信號，可保證定時器的定時準確、穩定。晶體的頻率穩定度和精度一般可達10-5。

②分頻器電路。分頻器電路實現頻率的分頻，將晶體振蕩器產生的32.768kHz的方波經過15級(215＝32768Hz)分頻，得到1Hz的方波信號作為定時器的時鐘信號。分頻器實際上也就是計數器。③0～59預置數控制電路。該電路的功能主要是對減法計數器預置數。根據題目要求,預置的數值為0～59，個位和十位分別用按鍵方式預置。

④可預置數減法計數器電路。此部分為定時器的核心部分，定時器從預置的數值讀秒倒計時，到達預定時間時，送出一個控制信號，供控制外電路使用。

⑤譯碼電路和LED顯示電路。該電路由顯示譯碼驅動和數碼管兩部分構成。此部分電路用于顯示定時器設定時間，并實時顯示剩余時間。圖11-4-1定時器電路框圖第二步：選擇器件，確定具體電路。

(1)晶體振蕩器是構成高精度定時器的關鍵。由于晶體有較高的頻率穩定度和頻率準確度，從而保證了振蕩器輸出頻率的穩定性和準確性,因此,利用晶體產生的高頻率穩定度和準確度的輸入基準信號就保證了定時器電路的穩定性和高精度。圖11-4-2CMOS晶體振蕩器圖11-4-2所示電路為利用CMOS非門構成的輸出為方波的晶體振蕩電路。在這個電路中，CMOS非門U1與晶體、電容和電阻構成晶體振蕩器電路，U2實現振蕩器U1輸出信號的隔離和整形功能，使U2輸出的波形為較理想的方波。輸出反饋電阻R為U1非門提供偏置，使非門U1電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個180°相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。石英晶體振蕩電路的頻率穩定度和準確度取決于石英晶體，石英晶體振蕩器產生的振蕩頻率取決于石英晶體的固有頻率，而與外接電阻、電容無關。石英晶體的諧振頻率由石英晶體的結晶方向和外形尺寸所決定，具有極高的頻率穩定度和準確度。

(2)14級進位二進制計數器(或分頻器)和CD4060B振蕩器簡介。

CD4060B是由一個可組成振蕩器電路的二級非門電路、一級施密特觸發器和14級進位二進制計數器等構成的。振蕩器可由RC或石英晶體中的任一種電路形式構成；施密特觸發器(Schmitttrigger)電路可對輸入信號進行整形。

圖11-4-3是CD4060B的管腳圖及功能框圖，圖11-4-4是CD4060B的內部框圖。圖11-4-3CD4060B的管腳圖及功能框圖圖11-4-4CD4060B的內部框圖從圖11-4-4可以看出，CD4060B由如下兩大部分組成：①兩級CMOS非門和一個施密特觸發器。為第一級非門的輸入端,是第一級CMOS非門的輸出端，是第二級非門的輸出端，后接施密特觸發器送入分頻電路。②14位二進制計數器部分。待計數的信號(待分頻的信號)從兩級非門后的施密特觸發器輸入，從Q4～Q10、Q12～Q14分別輸出，在各個端得到相應的分頻信號。例如：輸入信號為32768Hz的方波信號,從Q14端輸出，即經過14級分頻，其輸出頻率為32768/214=2Hz的方波信號。

綜上所述，可以利用CD4060B和32768Hz晶體產生高精度的2s時鐘信號，再用D觸發器構成一級二分頻，產生1s的時鐘信號,這樣定時器所要求的高精度的時鐘信號就產生了,如圖11-4-5所示。圖11-4-51s時鐘信號產生電路

(3)0～59預置數控制電路。

根據題意，要求預置數時，個位和十位分別置數。顯然，個位用十進制計數器即可，十位可考慮用一個六進制計數器。圖11-4-6選用了74390，根據前面的內容我們知道，它的內部有兩個獨立的二－五－十進制計數器，由一個二－五－十計數器構成十進制計數器給個位置數，另一個二－五－十計數器通過反饋復位法構成六進制計數器給十位置數。根據題意，在圖11-4-6中用兩個按鍵分別給個位和十位可變置數，也就是說，按鍵按動一下計數器加1。圖11-4-6中采用了前一個項目中介紹的RS消抖動電路，以去除機械按鍵按動時產生的毛刺，使按鍵每按一下，都會產生一個沒有毛刺的，波形干凈、平滑的脈沖。圖11-4-60～59預置數控制電路圖

(4)預置數為1~59的減法計數器電路。

減法計數器電路是定時器的核心部分。當完成了預置數后，所需定時的時間就確定了，每經過一個脈沖，減法計數器減1，直至減到0時，即可完成定時功能。脈沖的時鐘信號用上述的1s信號，即定時器每經過1s減1，由于1s信號的高精度，從而保證了定時器的高精度。減法計數器電路如圖11-4-7所示。圖11-4-7預置數為59的減法計數器電路圖

(5)譯碼電路和LED顯示電路。

將來自于減法計數器個位和十位的輸出Q3Q2Q1Q0連接到譯碼顯示電路，就可以顯示定時器的定時時間了。譯碼顯示選用CD4511，其輸出