PAGEPAGE8數字系統設計基礎實驗實驗報告（注：正文共14頁）作者：計算機學院030311班姓名：芮江學號：03031068完成日期：2005-06-26實驗一基本邏輯門電路實驗一.基本邏輯門電路性能（參數）測試（一）實驗目的1.掌握TTL與非門，與或非門和異或門輸入與輸出之間的邏輯關系。2.熟悉TTL中，小規模集成電路的外形，管腳和使用方法。（二）實驗所用器件 1.二輸入四與非門74LS001片2.二輸入四或非門74LS021片（三）實驗內容1.測試二輸入四與非門74LS00一個與非門的輸入和輸出之間的邏輯關系。2.測試二輸入四異或門74LS86一個異或門的輸入和輸出之間的邏輯關系。（四）實驗接線圖及實驗測試1.測試74LS00邏輯關系輸入輸出引腳1引腳2引腳3LL1LH1HL1HH0

結論：一個與非門當兩個輸入為高電平時輸出為低電平，其它輸入時輸出為高電平。2.測試74LS86邏輯關系輸入輸出引腳1引腳2引腳3LL0LH1HL1HH0結論：一個異或門當有兩輸入不同時，輸出為高電平，當兩輸入相同時，輸出為低電平。二．TTL，HC和HCT器件的傳輸特性（一）實驗目的掌握TTL，HCT和HC器件的傳輸特性掌握萬用表的使用方法。（二）實驗器件和儀表1.六反相器74LS04片2.六反相器74LC04片3.六反相器74LHCT04片4.萬用表（三）實驗內容1.測試TTL器件74LS04一個非門的傳輸特性2.測試HC器件74HC04一個非門的傳輸特性3.測試HCT器件74HCT04一個與非門的傳輸特性（四）實驗接線圖及實驗結果1.實驗接線圖如圖２.輸出無負載時74LS04、74HC04、74HCT04電壓傳輸特性測試數據輸入Vi（V）輸入V0（V）74LS0474HC0474HCT040.04.284.924.920.24.164.914.900.44.084.904.910.64.014.911.120.83.764.900.631.02.524.880.421.20.084.910.021.40.064.900.011.60.064.890.011.80.074.890.002.00.074.900.002.20.082.480.002.40.072.320.002.80.060.010.003.20.060.010.003.60.060.010.004.00.060.010.004.40.070.010.004.80.060.010.005.00.060.010.00３.按測試結果給出輸出無負載時74LS04、74HC04和74HCT04電壓傳輸特性曲線，并與下圖比較。比較結果基本吻合。三、邏輯門控制電路用與非門和異或門安裝如圖1.8（a）所示的電路。檢驗它的真值表。實驗二組合邏輯電路部件試驗一．試驗目的：掌握邏輯電路設計的基本方法；掌握EDA軟件工具MAX+PlusII的原理圖輸入方法；掌握MAX+PlusII的邏輯電路編譯、波形仿真的方法實驗內容：內容：3-8譯碼器（74LS138）的波形仿真器件：3-8譯碼器3-8譯碼器原理圖3-8譯碼器波形圖2、設計一個2-4譯碼器（功能要求見真值表）2-4譯碼器真值表輸入輸出EA1A2Q0Q1Q2Q3I∮∮11110000111011011101101111110表中E為允許使能輸入端，A1、A2為譯碼器輸入，Q0、Q1、Q2、Q3分別為輸出，∮是任意狀態。2-4譯碼器原理圖2-4譯碼器波形圖3、設計并實現一個4位二進制全加器（1）二進制全加器原理：兩個n位二進制數相加的加法運算電路是由一個半加器和（n-1）個全加器組成。它把兩個n位二進制數（A,B）分別作為輸入信號。產生一個(n+1)位二進制數作它的和數（Cn-1,S）。一個n位二進制加法器的方框圖如下圖所示。圖中A和B是用來相加的兩個n位輸入信號，Cn-1,Sn-1,Sn-2,……S2,S1,S0是它們的和數。在該電路中對A0和B0相加用一個半加器，對其它位都用全加器。如果需要，串接這些電路以擴充相加的為數，那么它的第一級也必須是全加器。下圖表示用全加器實現的加法器電路。Cn-1Sn-1Sn-2S2S1S0加法器……加法器二進制加法器原理圖……AnAn-1A1A0BnA輸入信號B輸入信號下面是全加器的n位二進制加法原理圖：Cn-1Sn-1Cn-2Sn-2C1S1C0S0C-1C-1Bn-1Bn-2B1A1B0A（2）實驗步驟：①設計1位二進制全加器，其邏輯表達式如下：Sn=Aneq\o\ac(○,+)Bneq\o\ac(○,+)Cn-1Cn=AnB0+Cn-1(Aneq\o\ac(○,+)Bn)An是被加數，Bn是加數，Sn是和數，Cn是向高位的進位，Cn-1是低位的進位。利用1位二進制全加器構成一個4位二進制全加器，進行仿真。設計的原理圖如下：編譯，進行波形仿真，得到如下波形:實驗三時序電路設計一．實驗目的1．掌握RS觸發器、D觸發器、JK觸發器的工作原理。2．學會正確使用RS觸發器、D觸發器、JK觸發器。二．實驗內容用74LS00構成一個RS觸發器。給出R、S波形序列，進行波形仿真，說明RS觸發器的功能。RS觸發器原理圖RS觸發器波形圖D觸發器DFF（或雙D觸發器74LS74中一個D觸發器）功能測試。D觸發器的輸入端口CLR是復位或清零，PRN是（置位）；給定D（數據）、CLK（時鐘）波形序列，進行波形仿真，記錄輸入與輸出Q波形。說明D觸發器是電平觸發還是上升沿觸發，分析原因。D觸發器原理圖如下：D觸發器波形圖JK觸發器JKFF（或雙JK觸發器74LS73、74LS76中一個JK觸發器）功能測試與分析。JK觸發器輸入端口CLR是復位端，PRN是置位端，CLKS是時鐘。給出CK，J，K的波形，仿真JK觸發器的功能，說明JK觸發器的CLK何時有效。D觸發器原理圖結論：D觸發器74LS74是上升沿觸發，JK觸發器74LS73是下降沿觸發。4．異步計數器異步計數器是指輸入時鐘信號只作用于計數單元中的最低位觸發器，各觸發器之間相互串行，由低一位觸發器的輸出逐個向高一位觸發器傳遞進位信號而使得觸發器逐級翻轉，所以前級狀態的變化是下級變化的條件，只有低位觸發器翻轉后才能產生進位信號使高位觸發器翻轉。1）計數器單元電路仿真a）用74LS93構成一個2位十六進制計數器，并進行波形仿真。2位十六進制計數器原理圖2位十六進制計數器波形圖5.自循環寄存器（1）用D觸發器DFF（或74LS74）構成一個四位自循環寄存器。方法是第一級的Q端接第二級的D端，依次類推，最后第四級的Q端接第一級的D端。四個D觸發器的CLK端連接在一起，然后接單脈沖時鐘。（2）對設計的電路建立相應的波形仿真文件，進行波形仿真。將觸發器Q0置1（即PRN0輸入一個負脈沖），Q1、Q2、Q3清0（即CLR1、CLR2、CLR3輸入一個負脈沖）。（3）進行器件編程（定義自循環寄存器的輸入/輸出引腳號）。（4）連線驗證所設計電路的正確性預置初始狀態（與波形仿真相同），自循環寄存器的PRNi和CLRi端連接到開關的電平輸出插空，輸入端CLK引腳連接到實驗系統的單脈沖輸出插孔，輸出端Q0、Q1、Q2、Q3連接到LED顯示燈。由時鐘CLK輸入端輸入單脈沖，觀察并記錄Q0、Q1、Q2、Q3的狀態變化。自循環移位寄存器原理圖自循環移位寄存器波形圖實驗四：基于VHDL的基本邏輯電路設計一.實驗目的：1.學會使用VHDL語言設計數字電路單元的方法。2.掌握對VHDL語言設計的數字單元電路的調試，波形仿真的方法。二.實驗內容：依據實驗內容的要求，編寫實現實驗電路功能的VHDL語言程序。利用EDA工具MAX-PLUS1的文本輸入法，輸入，編輯，編譯VHDL語言的工程文件：建立相應仿真波形文件，進行波形仿真，記錄仿真波形，輸入與輸出波形的時延差;分析設計電路的正確性。用VHDL語言設計一個模六計數器。代碼如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYEDA_COUNT6ISPORT(clk:INSTD_LOGIC;clr:INSTD_LOGIC;qa,qb,qc,cout:OUTSTD_LOGIC);ENDEDA_COUNT6;ARCHITECTUREbehaveOFEDA_COUNT6ISsignalnext_count:STD_LOGIC_VECTOR(3DOWNTO0);BEGINCOUNT_PROC:PROCESS(clk,clr)BEGINIFclr=’0’next_count<=”0000”ELSIF(clk‘EVENTANDclk=’1’CASEnext_countISWHEN“0000”=>next_count<=”0001WHEN“0001”=>next_count<=”0010WHEN“0010”=>next_count<=”0011WHEN“0011”=>next_count<=”0100WHEN“0100”=>next_count<=”1101WHEN“1101”=>next_count<=”0000WHENOTHERS=>next_count<=”0000”ENDCASE;ENDIF;qa<=next_count(0);qb<=next_count(1);qc<=next_count(2);cout<=next_count(3);ENDPROCESS;ENDbehave;經過編譯后，得到的功能波形如下：設計電路圖如下：將本電路下載到實驗板上，通過操作時鐘脈沖，可以看到數碼管從0到5的變化。實驗五數子系統設計綜合實驗一.實驗目的：通過實驗使學生掌握數字系統電路的設計、調試及系統組裝的方法，提高學生的數字系統電路的綜合設計能力和實驗技能。二.實驗內容：充分利用數字電路實驗系統提供的各種硬件資源，利用VHDL語言（或VHDL語言與組合邏輯圖元結合）設計所需電路，完成數字電路設計與設計電路的功能檢測。具體內容：設計一個秒表，即一個模60的計數器。實驗器件：7490、74157、7448、74138，還要用到以前做的模6計數器counter6.基本思路：用模6計數器作為高位，模10計數器作為低位，通過數據選擇器在數碼管上交替顯示從0到59不同的數碼。下面是設計的電路原理圖下載到實驗板上調試，通過手動控制脈沖信號，可以看到數碼管從00到59一次循環顯示數碼。心得體會：剛開始從7490得QD到COUNTER6的CLK直接連上了，沒有考慮到器件是時鐘信號上升