課題十二時序邏輯電路12.1時序邏輯電路的分析方法12.2計數器12.3寄存器課題小結

12.1時序邏輯電路的分析方法

時序邏輯電路按其觸發方式分為同步時序邏輯電路和異步時序邏輯電路兩類。

時序邏輯電路中，所有觸發器的脈沖觸發端與外接CP脈沖端相連(即所有觸發器在外來CP脈沖作用下同時動作)的電路稱為同步時序邏輯電路。

時序邏輯電路中，不同觸發器的時鐘脈沖不相同，觸發器只在其CP脈沖的相應邊沿才動作的電路，稱為異步時序邏輯電路。

12.1.1同步時序電路分析

1.同步時序電路分析方法

同步時序電路的分析方法和分析步驟如下：

(1)寫方程。方程式包含各觸發器的激勵方程(即每一個觸發器輸入端的函數表達式)，將激勵方程代入相應觸發器的特征方程即得到各觸發器的次態方程(又稱為狀態方程)，再根據輸出電路寫出輸出方程。

(2)列狀態真值表。假定一個狀態(現態)，將其代入次態方程就可得出相應的次態。逐個假定狀態，并列表表示，即得狀態真值表。

(3)畫狀態轉移圖。根據狀態真值表，畫出狀態轉移圖。因為狀態轉移圖直觀，很容易分析其功能。

(4)畫波形圖。根據狀態真值表、狀態轉移圖和觸發器的觸發邊沿形式(上升沿或下降沿)畫出波形圖。

(5)功能描述。用文字概括電路的邏輯功能。

2.同步時序電路分析舉例

例12.1時序電路如圖12.1(a)所示，試分析其功能。圖12.1例12.1圖圖12.1例12.1圖

解該電路中，時鐘脈沖CP與每個觸發器的時鐘脈沖輸入端相連接，故為下降沿觸發的同步時序電路。

(1)寫方程。

①激勵方程為

②態方程：將上述激勵方程代入觸發器的特征方程中，即得每一個觸發器的次態方程。

③輸出方程：輸出信號Q3Q2Q1Q0為對應四個觸發器的輸出。

(2)列狀態真值表。假定一個現態，代入上述次態方程便得出相應的次態，逐個假定現態，并列表表示，得出相應的狀態真值表，如表12.1所示。

(3)畫狀態轉移圖。由狀態真值表可得相應的狀態轉移圖，如圖12.1(b)所示。

(4)畫波形圖。波形圖如圖12.1(c)所示。

(5)功能描述。由以上分析可知，圖12.1(a)所示電路為同步四位二進制加法計數器，功能為記錄CP脈沖的個數，計數范圍從0000到1111。另外，它還可以對CP脈沖分頻。所謂分頻，是指將信號頻率成比例地降低。將信號從電路輸入端輸入、由輸出端輸出時，頻率降低到輸入信號的幾分之一，就叫幾分頻，該電路就叫幾分頻電路。在本電路中，Q0端是CP脈沖的二分頻輸出；Q1端是CP脈沖的四分頻輸出；Q2端是CP脈沖的八分頻輸出；Q3端是CP脈沖的十六分頻輸出。

例12.2時序電路如圖12.2(a)所示，試分析其功能。圖12.2例12.2圖

解該電路為下降沿觸發的同步時序電路。

激勵方程為

次態方程為

輸出信號為Q3Q2Q1Q0。

由次態方程得狀態真值表如表12.2所示。

狀態轉移圖如圖12.2(b)所示，波形圖如圖12.2(c)所示。

12.1.2異步時序電路分析

1.異步時序電路分析方法

異步時序電路的分析與同步時序電路分析方法基本相同，只是還需寫出時鐘方程。

2.異步時序電路分析舉例

例12.3異步時序電路如圖12.3(a)所示，試分析其電路圖12.3例12.3圖

解由于該電路中4個上升沿D觸發器的觸發脈沖不相同(分別為CP0、CP1、CP2和CP3)，所以該電路為異步時序電路。

激勵方程為

由于各觸發器僅在其觸發脈沖的上升沿動作，其余時間均處于保持狀態，故在列電路狀態真值表時，必須把觸發條件列入其中。狀態真值表見表12.3。

狀態轉移圖如圖12.3(b)所示，波形圖如圖12.3(c)所示。

12.2計數器

12.2.1計數器分類1.按CP脈沖輸入方式分類按CP脈沖輸入方式，計數器分為同步計數器和異步計數器兩種。同步計數器：計數脈沖引到所有觸發器的時鐘脈沖輸入端，使應翻轉的觸發器在外接的CP脈沖作用下同時翻轉。異步計數器：計數脈沖并不引到所有觸發器的時鐘脈沖輸入端，有的觸發器的時鐘脈沖輸入端是其他觸發器的輸出，因此，觸發器不是同時動作。

2.按計數增減趨勢分類

按計數增減趨勢，計數器分為加法計數器、減法計數器和可逆計數器三種。

加法計數器：計數器在CP脈沖作用下進行累加計數(每來一個CP脈沖，計數器加1)。

減法計數器：計數器在CP脈沖作用下進行累減計數(每來一個CP脈沖，計數器減1)。

可逆計數器：計數規律可按加法計數規律計數，也可按減法計數規律計數，由控制端決定。

3.按數制分類

計數器按數制分為二進制計數器、二十進制計數器和任意進制計數器。

二進制計數器：按二進制規律計數，最常用的有四位二進制計數器，計數范圍從0000到1111。如例12.1中所示的電路就是同步四位二進制加法計數器。

二－十進制計數器(BCD碼計數器)：按二進制規律計數，但計數范圍從0000到1001。如例12.2中所示電路的同步十進制加法計數器，即為二十進制計數器，其輸出狀態符合BCD碼的計數規則。

任意進制計數器(N進制計數器)：計數規律符合其他進制計數規則。

12.2.2計數器分析

1.二進制計數器

在例12.1和例12.3中，我們已經重點分析了同步四位二進制加法計數器和異步四位二進制減法計數器，現分析如圖12.4所示計數器電路，加強對時序邏輯電路分析方法的掌握。圖12.4三位二進制減法計數器

(1)寫時鐘方程和激勵方程。

時鐘方程為

激勵方程為

(2)求次態方程。

將激勵方程代入JK觸發器特征方程，可得到次態方程如下：

(3)列出狀態真值表。

設初始狀態，代入次態方程依次推導出狀態真值，如表12.4所示。

表12.4三位二進制減法計數器狀態真值表

(4)畫出狀態轉移圖和波形圖。

根據狀態真值表可畫出狀態轉移圖和波形圖，如圖12.5(a)和圖12.5(b)所示。圖12.5三位二進制減法計數器

2.二－十進制減法計數器

例12.2中我們已經分析了同步十進制加法計數器，現分析如圖12.6(a)所示的十進制減法計數器電路。它由T觸發器組成，負跳變觸發。為了實現從Q3Q2Q1Q0=0000狀態減1后跳變為1001狀態，在電路處于全0狀態時與非門G2輸出的低電平將與門G1和G3

封鎖，使T1=T2=0。于是當計數脈沖到達后FF0和FF3翻轉為1，而FF1和FF2維持0不變，以后繼續輸入減法計數脈沖時，電路工作情況就與同步二進制計數器一樣了。

各觸發器的激勵方程為圖12.6同步十進制減法計數器

輸出方程為

各觸發器的次態方程為

根據次態方程可列出轉換真值表如表12.5所示。

由狀態真值表可得相應的狀態轉移圖如圖12.6(b)所示。

3.N進制計數器

五進制加法計數器的邏輯電路如圖12.7(a)所示。圖12.7五進制加法計數器

其功能分析如下：

寫出各觸發器信號輸入端的邏輯表達式即激勵方程，即

將初始狀態000代入激勵方程，可得

當在C端輸入第1個時鐘脈沖后，根據各觸發器信號輸入端的邏輯狀態即可確定各觸發器的輸出狀態：F1翻轉為1態，F2、F3維持0態，計數器狀態變為001，將這個狀態代入激勵方程，便得到第1個時鐘脈沖作用結束后各觸發器的輸入狀態。根據這些狀態，確定在C端輸入第2個時鐘脈沖后，計數器狀態變為010。以此類推，即可得到相應的邏輯狀態真值表，如表12.6所示

4.集成計數器及應用

下面介紹具有代表性的集成計數器74LS290和74LS161的邏輯功能及其應用。

1)集成計數器74LS290

74LS290為異步二五十進制加法計數器，其內部由4個下降沿JK觸發器和兩個與非門組成。74LS290組成的十進制計數器如圖12.8所示，其中圖12.8(a)是8421BCD碼計數方式的連接電路，圖12.8(b)是5421BCD碼計數方式的連接電路。74LS290的狀態轉移如表12.7所示。圖12.874LS290組成的十進制計數器

74LS290的功能表見表12.8，它具有如下功能：

(1)直接清零。當R0A和R0B為高電平、S9A和S9B至少有一個為低電平時，各觸發器Rd端均為低電平，觸發器輸出均為零，實現清零功能。由于清零功能與時鐘無關，故這種清零稱為異步清零。

(2)直接置9(輸出為1001)。當S9A和S9B為高電平、R0A和R0B至少有一個為低電平時，觸發器F0和F3的Sd端及觸發器F1和F2的Rd端為低電平，觸發器輸出為1001，實現直接置9功能。

(3)計數。當R0A、R0B及S9A、S9B輸入均為低電平時，門R和門S輸出均為高電平，各JK觸發器恢復正常功能(實現計數功能)。使用時，務必按功能表的要求，使R0和S9各輸入端滿足給定的條件，在輸入時鐘脈沖的下降沿計數。

(4)功能擴展。用少量邏輯門，通過對74LS290外部進行不同方式的連接，可以組成任意進制計數器

①用74LS290組成七進制計數器。

當計數器從0000開始計數到0110，第7個脈沖的下降沿到來時，強迫計數器返回到0000狀態，向高位產生進位。但按74LS290的計數規律，當計數到0110時，下一個計數狀態為0111，不可能返回至零。因此在電路上采用反饋歸零法，將反饋歸零信號由0111引回(即R0=Q2Q1Q0)。當第7個脈沖下降沿到來時，狀態由0110→(0111)→0000，顯然0111僅是由0110→0000的過渡狀態。計數器電路連接圖和波形圖如圖12.9所示。圖12.9七進制計數器電路圖及波形圖

②用兩塊74LS290組成百進制計數器。

將兩塊74LS290進行級聯，

組成的百進制計數器如圖12.10所示。其中，Q30Q20Q10Q00為個位輸出，Q31Q21Q11Q01為十位輸出。圖12.1074LS290擴展為百進制計數器

2)集成同步計數器74LS161

圖12.11為中規模集成四位同步二進制計數器74LS161引腳排列圖。圖12.1174LS161引腳排列圖

表12.9是74LS161的功能表，它給出了當EP和ET為不同取值時電路的工作狀態。

用74LS161的同步預置端構成的六－十進制計數器如圖12.12所示。圖12.12六－十進制計數器

3)二進制可逆集成計數器74LS169

74LS169是同步可逆集成計數器。同步加/減計數器實際上是將同步加法計數器和減法計數器合并在一起，通過一根加/減控制線選擇加法計數或減法計數。74LS169引腳排列如圖12.13所示。圖12.1374LS169邏輯功能圖

74LS169的功能表如表12.10所示。

圖12.14(a)是利用74LS169實現的六進制減法計數器電路。減計數時預置數為0101。狀態轉移圖如圖12.14(b)所示。圖12.14六進制減法計數器

12.3寄存器12.3.1數碼寄存器數碼寄存器是存放二進制數碼的電路。由于觸發器具有記憶功能，因而它是數碼寄存器的基本單元電路。D觸發器是最簡單的數碼寄存器。在CP脈沖作用下，它能夠寄存一位二進制代碼。當D=0時，在CP脈沖作用下，將0寄存到D觸發器中；當D=1時，在CP脈沖作用下，將1寄存到D觸發器中。圖12.15為由D觸發器組成的四位數碼寄存器，在存數指令脈沖CP作用下，輸入端的并行四位數碼將同時存到4個D觸發器中，并由各觸發器的Q端輸出。圖12.15四位數碼寄存器

12.3.2移位寄存器

移位寄存器具有數碼寄存和移位兩個功能。若在移位脈沖(一般就是時鐘脈沖)的作用下，寄存器中的數碼依次向右移動，則稱右移；如依次向左移動，稱為左移。具有單向移位功能的稱為單向移位寄存器；既可右移又可左移的稱為雙向移位寄存器。圖12.16所示電路就是一個四位左移位寄存器。圖12.16所示電路為下降沿觸發的JK觸發器組成的四位左移移位寄存器。

圖12.16中，SL為左移串行輸入端，Q3Q2Q1Q0為并行輸出端。圖12.16四位左移移位寄存器

表12.11列出了當SL=1011時四位左移寄存器的移位情況，圖12.17為四位左移寄存器的波形圖。圖12.17波形圖

12.3.3集成移位寄存器

1.典型移位寄存器介紹

74LS194是一種典型的中規模集成移位寄存器。它是由四個RS觸發器和一些門電路構成的四位雙向移位寄存器。其電路圖如圖12.18所示，功能表如表12.12所示。圖12.1874LS194四位雙向移位寄存器邏輯電路圖

2.移位寄存器的應用

1)移位寄存器的擴展

將兩片74LS194進行級聯，則擴展為八位雙向移位寄存器，如圖12.19所示。其中，第Ⅰ片的SR端是八位雙向移位寄存器的右移串行輸入端，第Ⅱ片的SL端是八位雙向移位寄存器的左移串行輸入端，D0~D7

為并行輸入端，Q0~Q7為并行輸出端。

2)在數據傳送系統中的應用

數據傳送系統分為串行數據傳送和并行數據傳送兩種。串行傳送數據是每一時間節拍(一般是每個CP脈沖)只傳送一位數據，n位數據需要n個時間節拍才能完成傳送任務；并行傳送數據一個時間節拍同時傳送n位數據圖12.19八位雙向移位寄存器

在數字系統中，有時需要對兩種傳送方式進行相互轉換。下面以四位數據用74LS194轉換為例做一簡單介紹。

(1)并行數據輸入轉換為串行數據輸出：將四位數據送到74LS194的并行輸入端，工作方式選擇端置為M0M1=11，這時，在第一個CP脈沖作用下，將并行輸入端的數據同時存入74LS194中，同時，Q3端輸出最高位數據；然后將工作方式選擇端置為M0M1=01(右移)，在第二個CP脈沖作用下，數據右移一位，Q3端輸出次高位數據；在第三個CP脈沖作用下，數據又右移一位，Q3端輸出次低位數據；在第四個CP脈沖作用下，數據再右移一位，Q3端輸出最低位數據。經過四個CP脈沖，完成了四位