PAGEPAGE1一、填空題(每空1分，共20分)1、10111012=1358=5D16=1110011格雷碼2、FF16=25510=0010010101018421BCD=010110001000余3碼3、已知某數的反碼是1010101，則該數的對應的原碼是1101010，補碼是1101011；4、邏輯運算的三種基本運算是與或非；圖1-85、一個邏輯在正邏輯系統下，表達式為，則該邏輯在負邏輯系統下，表達式為AB；圖1-86、邏輯式A/(B+CD/)的反演式為A+B/(C/+D)；7、已知,則（2,4,5,6,7）（2,4,5,6,7）；8、請問圖1-8邏輯為Y=(AB)/；9、n選1的數據選擇器的地址輸入的位數為log2n(向上取整)位，多路輸入端得個數為n個；10、如果用一個JK觸發器實現D觸發器的功能，已知D觸發器的輸入信號為D，則該JK觸發器的驅動為：J=D;K=D/；11、如果用一個D觸發器實現T觸發器的功能，已知T觸發器的輸入信號為T，則該D觸發器的驅動為：T⊕Q；12、如果讓一個JK觸發器只實現翻轉功能，則該觸發器的驅動為：J=K=1；13、利用移位寄存器實現順序序列信號1001110的產生，則該移位寄存器中觸發器的個數為：大于或等于3個；二、選擇題（每題1分，共10分）1、以下有關原碼、反碼和補碼的描述正確的是：①.二進制補碼就是原碼除符號位外取反加1；②.補碼即是就是反碼的基礎上再加1；③.負數的原碼、反碼和補碼相同；④.正數的原碼、反碼和補碼相同；2、下列邏輯表達式中，與不等的邏輯是：①.②.③．④．3、已知門電路的電平參數如下：請問其低電平的噪聲容限為：①.0.05V②.0.2V③.2.95V④.2.7V4、下列邏輯中，與相同的邏輯是：①.②.③.④.5、有如下所示波形圖，已知ABC為輸入變量，Y為輸出變量，我們可以得到該邏輯的函數式為：①.②.圖2-5③.④.圖2-56、在同步狀態下，下面哪種時序邏輯器件的狀態更新僅僅發生在時鐘觸發沿來臨的瞬間，并且狀態更新的依據也僅僅取決于當時的輸入情況：①.鎖存器②.電平觸發的觸發器③.脈沖觸發的觸發器④.邊沿觸發的觸發器器7、或非門所構成的SR觸發器的輸入為S和R，則其工作時的約束條件為：①.②.③.④.8、要實現有效狀態數為8的扭環計數器，則所需移位寄存器中的觸發器個數為：①.8②.4③.3④.29、下面的電路，屬于組合邏輯的電路是：①.串行數據檢測器②.多路數據選擇器③.順序信號發生器④.脈沖序列發生器10、下面哪些器件不能夠實現串行序列發生器①.計數器和組合門電路②.數據選擇器和組合門電路③.移位寄存器和組合門電路④.觸發器和組合門電路三、判斷題（每題1分，共10分）1、如果邏輯AB=AC，則B=C；（Х）2、如果邏輯A+B=A+C，則B=C；（Х）3、如果邏輯AB+AC=1，則A=1；（√）4、如果邏輯AB+AC=0，則A=0；（Х）5、若干個邏輯信號進行異或操作，如果這些信號中邏輯“1”的個數為奇數，則輸出結果為1；（√）6、A⊕1=A/；（√）7、A+A+A=A·A·A；（√）8、對于CMOS集成門電路而言，與門的結構比與非門的結構更為簡單一些；（Х）9、TTL邏輯比CMOS邏輯的運行功耗更低，所以更利于集成；（Х）10、影響CMOS集成門電路的運行速度主要是傳輸延遲和轉換時間；（√）四、卡諾圖化簡（8分）將邏輯F（A,B,C,D）=Sm(0,1,3,4,6,7,14,15)+d(8,9,10,11,12,13)化成最簡或與函數式；F=C/D/+B/D+BC答案不唯一五、組合邏輯分析，要求如下（8分）圖5完成圖5所示電路的邏輯分析，并寫出：圖5邏輯Y的函數式寫出該邏輯的真值表函數式真值表六、時序邏輯分析，要求如下：（14分）請分析圖6所示電路的邏輯，并寫出：驅動方程和輸出方程；狀態方程；畫出狀態轉換圖或者狀態轉換表；圖6圖6驅動方程：，，狀態方程：輸出方程：狀態表：或者狀態圖：七、組合邏輯設計，要求如下：（8分）請利用一塊8選1的數據選擇器芯片74153來實現如下邏輯：；可加一定的門電路來實現。先對數據選擇器進行擴展，然后在賦值八、時序邏輯設計，要求如下：（10分）請利用移位寄存器74194和一定的門電路結構，設計一個3位的扭環計數器，要求該電路能夠自行啟動1、畫出能夠自行啟動的3位扭環計數器狀態圖2、請在74194芯片上完成該邏輯，已知74194芯片的邏輯功能定義如下：能夠自行啟動的3位扭環計數器，其狀態圖和反饋函數定義如下：求反饋函數：F=Q2/+Q1/Q0選擇右移方式，完成電路圖如下：九、時序邏輯設計，要求如下：（12分）圖91/1圖91/1狀態方程驅動方程和輸出方程；畫出邏輯圖（已知三個狀態的編碼分別為S0：Q1Q0=00；S1：Q1Q0=01；S2：Q1Q0=10；狀態表如下：狀態方程：驅動方程和輸出方程：電路圖略；一、填空題(每空1分，共20分)圖1-61、請完成如下的進制轉換：10110.112=26.68=22.7510=16.C16；圖1-62、28.510=11100.12=34.48=1C.816=00101000.01018421BCD3、某帶符號的二進制數的反碼是1010101，則該數對應的原碼是1101010，補碼是1101011；4、A⊕B=AB/+A/B；(A⊕B)/=AB+A/B/；5、正邏輯和負邏輯之間的關系是對偶；6、請問圖1-6的邏輯為：Y=A/；7、已知某集成門電路輸出和輸入的高電平的最小值分別為；輸出和輸入的低電平最大值分別為：；請問該門電路高電平的直流噪聲容限=；低電平的直流噪聲容限=；8、某狀態機的狀態數為129，請問至少需要8位編碼才能完成；9、如果要從多路輸入數據中，選出一路作為輸出，應采用數字選擇器來實現；10、如果要比較兩個二進制數的大小，應采用比較器器來實現；11、如果待實現的時序狀態機中存在狀態循環圈，應采用計數器器來實現；12、同時具備置0、置1、保持和反轉的觸發器是JK觸發器；二、選擇題（每題1分，共10分）將十進制運算（-125-3）轉換成帶符號的8位（包括符號位）二進制補碼運算，其結果為：①.00000000②.10000000③.11111111④.100000112、請問下列邏輯中，與(A·B)/相同的邏輯是；①.A/+B/②.A+B③.A·B④.A/·B/3、已知邏輯F(ABC)=Σm(1,3,5,7)，則下面的描述為正確的是：①.F(ABC)=ПM(0,2,4,6)②.F=C③.FD=Σm(0,2,4,6)④.F=A+B4、要實現8選1的數據選擇器，則地址輸入（選擇輸入）和多路數據端得個數分別為：①.8、3②.3、8③.8、8④.3、35、如果實現5-32的譯碼器電路，需要個74138（3-8譯碼器）來實現：①.2②.3③.4④.86、要實現256進制（模為256）的二進制計數器，需要個74163（4位二進制加計數器）來實現①.2②.3③.8④.167、要實現有效狀態數為8的環形計數器，則所需移位寄存器中的觸發器個數為：①.8②.4③.3④.28、如果用觸發器和門電路來實現12進制的計數器，則至少需要個觸發器：①.2個②.3個③.4個④.5個9、一個JK觸發器的驅動方程為，則其邏輯功能與以下哪種觸發器相同：①.JK觸發器②.SR觸發器③.D觸發器④.T觸發器10、下面關于移位寄存器型計數器的反饋函數的描述不正確的是：①.反饋函數輸入輸出到移位寄存器的串行輸入端②.反饋函數是現態的函數③.反饋函數中可以有存儲單元④.反饋函數是個組合邏輯單元三、判斷題（每題1分，共10分）1、存儲單元是時序狀態機不可缺少的組成部分；（√）2、7485為4位二進制比較器。如果二進制數A=B，則其輸出必將是Y（A=B）有效；（Х）3、所有類型的觸發器其狀態更新都發生在時鐘觸發沿上；（Х）4、米利型時序邏輯的輸出僅僅取決于當前現態的值；（Х）5、穆爾型時序邏輯的輸出僅僅取決于當前現態的值；（√）6、異步時序邏輯電路中各個觸發器所用的時鐘觸發沿不完全相同；（√）7、如果兩個時序邏輯的狀態轉換關系以及所選擇的觸發器都相同，則其邏輯圖也相同；（Х）8、時序邏輯可以沒有輸出，但是組合邏輯必須有輸出；（√）9、要實現模為100的計數器（有效計數循環圈的狀態數為100），則需要10片74160（十進制計數器）來實現；（Х）10、環形計數器的有效狀態個數，與其位數相同；（√）四、卡諾圖化簡（8分）請將邏輯F(A,B,C,D)=Sm(1,2,3,5,7)+d(10,11,12,13,14,15)化簡成最簡與或式；F=A/D+A/B/C五、組合邏輯分析，要求如下：（8分）請分析圖5所示邏輯的邏輯功能。并畫出其真值表；圖5解：該題目為一加法器電路，完成的加法為：圖5Y3Y2Y1Y0=DCBA+0011,故真值表如下：DCBAY3Y2Y1Y000000011000101000010010100110100010001110101100001101001011110101000101110011100101011011011111011001111110100001110000111110010圖6六、時序邏輯分析，要求如下：（14分）圖6分析圖6所示電路，具體要求如下：寫出驅動方程和輸出方程；寫出狀態方程；畫出狀態轉換圖或者轉換表1、驅動方程狀態方程：2、輸出方程：3、狀態表：或者狀態圖：七、組合邏輯設計，要求如下：（8分）請設計一個三人表決電路。三個人表決一個決議，如果兩個或者兩個以上的人同意，則決議通過，否則，決議被否決。具體要求如下：畫出真值表；求出與非-與非函數式；畫出邏輯圖；真值表ABCF00000010010001111000101111011111函數式邏輯圖其他形式的邏輯圖略八、時序邏輯設計，要求如下：（10分）利用一個D觸發器和一定的門電路實現JK觸發器的邏輯功能。要求寫出所選觸發器的驅動方程，并畫出邏輯圖；JK觸發器的狀態表和狀態方程Q*=JQ/+K/Q根據D觸發器的特性方程可以得到其驅動方程如下：Q*=D=JQ/+K/Q邏輯圖九、時序邏輯設計，要求如下：（12分）利用移位寄存器設計一個11101000的串行序列發生器，要求如下：畫出狀態轉化圖求出反饋函數完成給定電路圖，實現該邏輯選用3位的移位寄存器來實現該邏輯狀態圖如下：反饋函數可以通過如下方式確定，其F為反饋函數輸出值：反饋函數：F=Q2/Q1/+Q2/Q0+Q2Q1Q0/電路圖一、填空題(每空1分，共20分)1、請完成如下的進制轉換：22.7510=10110.112=26.68=16.C16；2、F6.A16=246.62510=001001000110.0110001001018421BCD=010101111001.100101011000余3碼3、-9910的8位（包括符號位）二進制原碼是11100011，8位二進制反碼是10011100，8位二進制補碼是10011101；圖1-64、請問邏輯F=A/B+(CD)/+BE/的反函數F/=；圖1-6解：5、F(A,B,C)=Σm（2,4,6）=ПM(0,1,3,4,7)；6、請問圖1-6所完成的邏輯是Y=A⊕B；解：通過真值表可以可到該邏輯：ABF0000111011107、74148器件是一個3-8編碼器，它采用的編碼方式是優先編碼或數大優先編碼；8、74283器件是一個4位全加器，它的內部邏輯電路與串行加法器不同，采用的是超前進位或先行進位方法來實現全加邏輯。9、如果一個與或邏輯電路的函數式為：，該邏輯存在靜態冒險，現通過添加冗余項的方式來消除該冒險，則該冗余項為（A/+C）；10、請寫出JK觸發器的特性方程：=JQ/+K/Q；11、請寫出T觸發器的特性方程：=T⊕Q或者TQ/+T/Q；12、請寫出D觸發器的特性方程：=D；13、請寫出SR觸發器的特性方程：=S+R/Q；14、如果某組合邏輯的輸入信號的個數為55個，則需要6位的輸入編碼來實現該邏輯。解：采用的公式應該是log255，向上取整二、選擇題（每題1分，共10分）1、下面有關帶符號的二進制運算，描述正確的是，其中X是被加數，Y是加數，S為和：①.[X]原碼+[Y]原碼=[S]原碼②.[X]補碼+[Y]補碼=[S]補碼③.[X]反碼+[Y]反碼=[S]反碼④.[X]原碼+[Y]原碼=[S]補碼2、邏輯函數式AC+ABCD+ACD/+A/C=①.AC②.C③.A④.ABCD3、請問F=A⊕B的對偶式①.A+B②.A⊙B③.AB④.AB/+A/B4、已知門電路的電平參數如下：請問其高電平的噪聲容限為：①.2.2V②.1.2V③.0.7V④.0.3V5、下面描述方法，對于一個組合邏輯而言，具備唯一性的是：①.邏輯函數式②.真值表③.卡諾圖④.邏輯電路圖6、下面電路中，屬于時序邏輯電路的是：①.移位寄存器②.多人表決電路③.比較器④.碼制變換器7、一個D觸發器的驅動方程為，則其邏輯功能與以下哪種觸發器相同：①.JK觸發器②.SR觸發器③.D觸發器④.T觸發器8、n位環形計數器，其計數循環圈中的狀態個（模）數為：①.n個②.2n個③.2n個④.2n-1個9、n位扭環計數器，其計數循環圈中的狀態個（模）數為：①.n個②.2n個③.2n個④.2n-1個10、如果用JK觸發器來實現T觸發器，則JK觸發器的驅動端需要做如下的連接：①.J=K=0②.J=K=T③.J=T;K=T’④.J=T’;K=T三、判斷題（每題1分，共10分）1、CMOS集成邏輯OD門，可以用以線與操作；（√）2、三態門的附加控制端輸入無效時，其輸出也無效；（Х）3、三態門的三個狀態分別為高電平、低電平和高阻態；（√）4、施密特觸發輸入的門電路，當輸入從高電平變換到低電平，和從低電平變換到高電平