第8章存儲器和可編程邏輯器件簡介2.

可編程邏輯器件的開發方法1.

電子系統的設計方法8.2可編程邏輯器件(PLD)簡介3.

應用簡介

8.2.5可編程邏輯器件的開發與應用本章小結返回結束放映9/27/20241復習PLD在數字集成芯片中的位置？PAL的結構？優點？GAL與PAL的區別？CPLD的基本結構？9/27/202428.2.5可編程邏輯器件的開發與應用8.2可編程邏輯器件(PLD)簡介返回1.電子系統的設計方法

傳統的系統設計方法為自底向上。采用可編程邏輯器件設計系統時，可基于芯片設計，可利用電子設計自動化（EDA）工具來完成。必須具備三個條件：①必須基于功能強大的EDA技術；②具備集系統描述、行為描述和結構描述功能為一體的硬件描述語言；③高密度、高性能的大規模集成可編程邏輯器件。9/27/20243可編程邏輯器件的軟件開發系統支持兩種設計輸入方式：圖形設計輸入；硬件描述語言輸入。現在比較流行的硬件描述語言有ABEL和VHDL。計算機對輸入文件進行編譯、綜合、優化、配置操作，最后生成供編程用的文件，可直接編程到可編程邏輯器件的芯片中。9/27/20244圖8-21

可編程器件的設計流程圖

9/27/20246

⑴設計準備

①選擇系統方案，進行抽象的邏輯設計；

②選擇合適的器件，滿足設計的要求。低密度PLD（PAL、GAL等）一般可以進行書面邏輯設計，然后選擇能滿足設計要求的器件系列和型號。器件的選擇應考慮器件的引腳數、資源\速度、功耗以及結構特點。對于高密度PLD（CPLD、FPGA），系統方案的選擇通常采用“自頂向下”的設計方法。在計算機上完成，可以采用國際標準的硬件描述語言對系統進行功能描述，并選用各種不同的芯片進行平衡、比較，選擇最佳結果。

9/27/20247⑵

設計輸入設計者將所設計的系統或電路以開發軟件要求的某種形式表示出來，并送入計算機的過程稱為設計輸入。通常有原理圖輸入、硬件描述語言輸入和波形輸入等多種方式。

⑶設計處理

從設計輸入完成以后到編程文件產生的整個編譯、適配過程通常稱為設計處理或設計實現。由計算機自動完成，設計者只能通過設置參數來控制其處理過程。9/27/20248在編譯過程中，編譯軟件對設計輸入文件進行邏輯化簡、綜合和優化，并適當地選用一個或多個器件自動進行適配和布局、布線，最后產生編程用的編程文件。在設計輸入和設計處理過程中往往要進行功能仿真和時序仿真。

功能仿真是在設計輸入完成以后的邏輯功能檢證，又稱前仿真。它沒有延時信息，對于初步功能檢測非常方便。

時序仿真在選擇好器件并完成布局、布線之后進行，又稱后仿真或定時仿真。時序仿真可以用來分析系統中各部分的時序關系以及仿真設計性能。

9/27/20249

⑷

器件編程

編程是指將編程數據放到具體的PLD中去。對陣列型PLD來說，是將JED文件“下載”到PLD中去；對FPGA來說，是將位流數據文件“配置”到器件中去。

9/27/2024103.應用簡介圖8-2216位雙向移位寄存器返回試用CPLD實現一個16位雙向移位寄存器，其輸入輸出如圖8-22所示。圖中Q0～Q15是16位狀態變量輸出。D0～D15為16位并行置數輸入，CR是低電平有效的異步清零端，SR、SL分別是右移或左移串行數據輸入端，S1、S0為功能控制端，它們的取值和操作的對照關系如表8-6所示。9/27/202411表8-6S1、S0功能控制端對照關系表

9/27/202412假若選擇型號為ispLSI1024芯片，它含24個通用邏輯模塊（CLB），且I／O單元數量達16×3＝48個。由此畫出引腳分配圖如圖8-23所示。

⑴器件的選擇。除時鐘外，共有37個I／O信號線。設計者可參照有關數據手冊進行選擇。9/27/202413圖8-2316位移位寄存器引腳分配圖9/27/202414

⑵編寫設計輸入文件。本例采用文本輸入方式。根據移位寄存器設計要求，編寫VHDL源文件如下：

LIBRARYIEEE；USEIEEE.STD

LOGIC

1164.ALL；ENTITYSHIFTISPORT(S1，S0，Cr，clk；INBIT；SR，SL：INSTD

LOGIC，d：INSTD

LOGIC

VECTOR(15DOWNTO0)；q：OUTSTD

LOGIC

VECTOR(15DOWNTO0))；ENDSHIFT；9/27/202415ARCHITECTUREAOFSHIFTISBEGINPROCESS（clk,cr）VARIABLEqq：STD

LOGIC

VECTOR(15DOWNTO0)；BEGINIFCr=‘0’THENqq：=“0000000000000000”；ELSEIF(clkEVENTANDclk=‘1’)IFS1=‘1’THENIFS0=‘1’THENqq：=d；ELSEqq(14DOWNTO0)：=qq(15DOWNTO1)；qq(15)：=SLENDIF；9/27/202416ELSEIFS0=‘1’THENqq(15DOWNTO1)：=qq(14DOWNTO0)qq(0)：=SR；ELSENULL；ENDIF；ENDIF；ENDIF；q<=qq；ENDPROCESSENDA可見，整個設計只需選擇合適的器件，利用程序語言描述其功能，通過特定的設備將程序下載或配置到器件中，即可完成系統的設計。

9/27/202417本章小結

存儲器是一種可以存儲數據或信息的半導體器件，它是現代數字系統特別是計算機中的重要組成部分。按照所存內容的易失性，存儲器可分為隨機存取存儲器RAM和只讀存儲器ROM兩類。

RAM由存儲矩陣、地址譯碼器和讀／寫控制器三個部分組成。對其任意一個地址單元均可實施讀寫操作。RAM是一種時序電路，斷電后所存儲的數據消失。

返回9/27/202418ROM所存儲的信息是固定的，不會因掉電而消失。根據信息的寫入方式可分為固定ROM、PROM和EPROM。ROM屬于組合邏輯電路。當單片存貯器容量不夠時，可用多片進行容量擴展。9/27/202419目前，可編程邏輯器件（PLD）的應用越來越廣泛，用戶可以通過編程確定該類器件的邏輯功能。在本章討論過的幾種PLD器件中，普通可編程邏輯器件PAL和GAL結構簡單，具有成本低、速度高等優點，但其規模較小(通常每片只有數百門)，難于實現復雜的邏輯。復雜可編程邏輯器件CP