學習報告一、DDR2簡介二、DDREA量測一DDR原理簡介DDRSDRAM全稱為DoubleDataRateSDRAM，中文名為“雙倍數據流SDRAM”。DDRSDRAM在原有的SDRAM的基礎上改進而來。下圖即為簡單的DDR的數據傳遞方式。Inputandoutputfunctiondescription—DDR2Inputandoutputfunctiondescription—DDR2Bank：Bank表示一個存儲陣列。在對一個存儲單元進行尋址的時候，首先制定一個行地址，再制定一個列地址然后對其進行讀寫操作。Page:對于Bank里面的每一行的存儲單元的總和即叫做Page。

COLBITS:thenumberofcolumnaddressbitsORG:thenumberofI/O(DQ)bits在DDR2初始化時候首先需要進行MRS(ModeRegisterSet)以及EMRS(ExtendedModeRegisterSet)的配置。其中MRS主要是對CASlatency,burstlength,burstsequence,testmode,DLLreset,WRandvariousvendorspecificoptions實現DDR2的各種應用。EMRS主要是對DLLdisablefunction,driverimpedance,additiveCASlatency,ODT(OnDieTermination),single-endedstrobe,andOCD(offchipdriverimpedanceadjustment)。CASLatency:CAS潛伏期。CAS為列地址選通脈沖，在列地址確定之后就可以傳輸數據，但是仍需要經過一段時間才會有數據發出，這段間隔的時間即為CAS潛伏期，簡寫為CL。AdditiveLatency:簡稱AL。在RAS命令之后會立即執行CAS命令，CAS命令發出到被設備執行的時間則成為AL。延時參數越小，內存運行速度越快，但是有的內存不能運行較低的延時，可能會丟失數據RL：ReadLatencyWL:WriteLatency.RL=AL+CL.WL=RL-1BurstLength:突發長度。簡稱為BL，Burst模式是數據連續傳輸的方式，連續傳輸周期的數量就是突發長度BL。DM(DATAMask)即為數據屏蔽。前面所提的數據傳輸的突發長度，如果連續寫入數據其中有不需要的數據，就是通過DM信號來對其進行屏蔽。1個DM信號對應8個數據位(DQ)，當DM為高電平時，則同一DQS/DQS#觸發的數據被屏蔽。Prechargeoperation:預充電操作。預充電就是在對某一行進行完讀寫操作后，要對另一行進行尋址，就需要將原來的有效行關閉，重新發送行列地址，因此precharge命令就是關閉現有的工作行并開始新的行操作。Precharge命令在Clock的上升沿被觸發，條件為CS,RASandWEareLOWandCASisHIGH。Precharge可以對一個Bank進行操作或者對所有的Bank進行同步操作，具體的設定通過A10,BA0,BA1,BA2來實現從Read到Precharge命令的最小時間為AL+BL/2+max(RTP,2)-2CLKPrecharge命令必須在tRAS滿足之后才能執行。同時read到precharge的最小時間還需要滿足>=tRTP。tRTP:在Read命令后，從Clock的上升沿到最后的四位預讀取的時間就是tRTP(ReadtoPrecharge)tRAS:DDR行有效至有效預充電的最短時間叫做tRAS.tRP:在發出Precharege命令之后還需要經過一段時間才允許發送RAS行有效命令打開新的工作行，這段時間被稱為tRP。tRP越小，DDR運行速度越快。從Write到Precharge命令的最小時間為WL+BL/2+tWR在DDR進行寫的時候，從Burstwrite完成到Precharge命令執行的時間被稱為tWRPrechargeoperationPrechargeoperationReadtoPrechargeWritetoPrechargeAutoPrechargeoperation當A10設定為高的情況下，AutoPrechargeoperation被使能。當Read命令后，在大于tRAS和tRTP被滿足的條件下，在Read命令AL+BL/2的周期的CLK的邊沿觸發時出開始進行AutoPrecharge。當Write命令后，在大于tWR滿足的情況下，在CLK的邊沿觸發時開始AutoPrechargeODT—OnDieTerminationOnDieTermination功能即可以對DQ,DQS/DQS,RDQS/RDQS,andDM的終端電阻進行開關，可以改善信號完整性。ODT通過EMRS來進行控制Refreshoperation當CLK的邊沿觸發到CS,RASandCASLOWandWEHIGH，Chip開始進入Refreshoperation，在Refresh之前所有的Bank都必須被預充電，從預充電命令到Refresh命令執行的時間必須大于tRP。從一個refresh命令到另一個refresh命令的時間要大于tRFC(Refresh周期)，SelfRefreshoperationSelfRefreshCommand(SRC)可以在其他的系統關閉電源的情況下保持DDR中的數據，且此時也不需要外部時鐘。CS,RAS,CASandCKE保持LOWwith，WEHIGH時在CLK的邊沿觸發SRC，此時ODT必須關閉.在進入SelfRefresh模式后，除了CKE信號其他信號都不需要關注，但是電源必須穩定。在推遲SelfRefresh模式之前必須保證外部時鐘已經穩定二DDREA量測RecommendedDCoperationconditionsDDR3DDR2ACandDCinputLogiclevelforsingle-endedsignalsDDR2ACandDCinputLogiclevelforsingle-endedsignals/Differentialsignals—DDR3VIH(AC),VIH(DC),VIL(AC)andVIL(DC)都受Vref的影響，Vref也有AC/DC之分，對于VIH(AC),VIH(DC),VIL(AC)andVIL(DC)計算式中的Vref應該被理解為Vref(DC).如下圖所示。DifferentialCrosspointvoltageDDR2Crosspointvoltage是指CLK/CL#DQS/DQS#交叉點處的電壓值，實際的測試值到VDD/2處的值標示為Vix(inputsignal)/Vox(outputsignal).CLK/CLK#,DQS/DQS#,LDQSLDQS#,UDQSUDQS#的Vix,Vid須滿足如下SPEC的要求DifferentialCrosspointvoltageDDR3Crosspointvoltage是指CLK/CL#DQS/DQS#交叉點處的電壓值，實際的測試值到VDD/2處的值標示為Vix.如下圖所示。CLK/CLK#和DQS/DQS#的Vix必須滿足SPEC的要求SetuptimeandHolduptimeSetuptime:接收端需要數據提前于時鐘沿穩定存在的時間Holdtime:數據信號在被時鐘觸發后保持的時間定義：Addressandcontrolsetuptime(tIS)Addressandcontrolholdtime(tIH)DataandDMsetuptime(tDS)DataandDMholdtime(tDH)SetuptimeandHolduptimeSPECforDDR2注：tIS(base),tIH(base)的值為當CLK/CLK#的Diffslewrate為2V/ns,adress/CMD的slewrate為1V/ns的時候的基本值

tDS(base),tDH(base)的值為當DQS/DQS#的Diffslewrate為2V/ns,DQ的single-endslewrate為1V/ns的時候的基本值SetuptimeandHolduptimederatingvaluesforDDR2對于實際的setuptime和holdtime參照的SPEC的值因如右邊公式其中的derating值應按照實際量測的slewrate值從下表查出SetuptimeandHolduptimeSPECforDDR3注：tIS(base),tIH(base)的值為當CLK/CLK#的Diffslewrate為2V/ns,adress/CMD的slewrate為1V/ns的時候的基本值

tDS(base),tDH(base)的值為當DQS/DQS#的Diffslewrate為2V/ns,DQ的single-endslewrate為1V/ns的時候的基本值SetuptimeandHolduptimederatingvaluesforDDR3對于實際的setuptime和holdtime參照的SPEC的值因如右邊公式其中的derating值應按照實際量測的slewrate值從下表查出Single-endedsignalsSlewrateSlewrate即為信號上升和下降時的斜率值