PAGE習題及答案1-1完成下列進制轉換。(1)、(1011010)2=(90)10(2)、(101011.01)2=(43.25)10(3)、(100)10=(1100100)2(4)、(26.5)10=(11010.1)2(5)、(101101)2=(55)8(6)、(1101001)2=(151)8(7)、(34)8=(11100)2(8)、(567)8=(101110111)2(9)、(1010011)2=(53)16(10)、(1010110011)2=(2B3)16(11)、(1A2)16=(110100010)2(12)、(F0B)16=(111100001011)21-23用8421BCD碼表示十進制數583。(583)10=(010110000011)8421BCD1-3寫出如下圖所示邏輯函數的邏輯表達式。1-4分別用卡諾圖和邏輯轉換儀化簡邏輯函數。卡諾圖法：化簡后得到：邏輯轉換儀法：[二維碼1-3邏輯轉換儀化簡]習題及答案2-1請根據輸入波形，畫出各個門電路的輸出波形。2-2請問如何將與非門、或非門、異或門和同或門當作反相器使用？畫圖說明。與非門作反相器：1、根據與非邏輯表達式和表1-19中的重疊率可知，將與非門的兩個輸入短接，則與非門可當作反相器：2、根據與非邏輯表達式，將與非門的一個輸入接高電平，則與非門可當作反相器：或非門作反相器：1、根據或非邏輯表達式和表1-19中的重疊率可知，將或非門的兩個輸入短接，則或非門可當作反相器：2根據或非邏輯表達式可知，將或非門的一個輸入接低電平，則或非門可當作反相器：異或門作反相器：根據異或邏輯表達式可知，將異或門的一個輸入接高電平，則異或門可當作反相器：同或門作反相器：根據同或邏輯表達式可知，將同或門的一個輸入接低電平，則同非門可當作反相器：2-3請利用Multisim確定下圖CMOS結構門電路的功能。（三輸入或非門）[二維碼2-7CMOS三輸入或非門]2-4請利用Multisim軟件仿真下圖CMOS結構門電路的波形。(電路)（仿真結果：與或非門，[二維碼2-8CMOS與或非門]習題及答案3-1請分析下圖電路的邏輯功能，列出輸出表達式和真值表。ABCDF1000000001100100001110100001011011000111110000100111010010111110001101111100ABCF2000000100100011010001010110111113-2請利用Multisim軟件設計一個四變量多數表決電路。ABCDF000000001000100001100100001010011000111110000100101010010111110001101111101[二維碼3-25四變量多數表決電路]3-3請用3線-8線譯碼器74LS138及門電路實現下列邏輯函數。3-4請用八選一數據選擇器74LS151實現下列邏輯函數：F1=AB+AC+BCF3(A、B、C、D)=∑m(0，5，8，9，10，11，14，15)解：（3）利用卡諾圖化簡，，A、B、C、D作為輸入，1、0作為輸出，做卡諾圖得出最小項表達式習題及答案4-1觸發器的主要性能是什么？觸發器的觸發方式包括哪些？觸發器是一種存儲電路，具有記憶功能。在數字電路系統中起著重要作用。依據不同的標準，觸發器可以劃分為多種不同類型。從功能上分，觸發器分為同步觸發器、主從觸發器和邊沿觸發器，即觸發方式包括同步觸發、主從觸發和邊沿觸發。4-2請寫出T觸發器的狀態轉換表，并作出狀態轉換圖。4-3已知同步RS觸發器的R、S和CP端的電壓波形如圖所示。請畫出觸發器輸出端Q、Q'的電壓波形。假定觸發器的初始狀態為0。4-4已知邊沿JK觸發器的初始狀態為0，CP、J、K信號如圖所示，請畫出觸發器 輸出端Q、Q'的波形。4-5已知D觸發器的初始狀態為0，CP和D信號如圖所示。請畫出該觸發器在以下兩種觸發方式時，觸發器輸出Q的波形：（1）下降沿觸發，輸出Q1；（2）上升沿觸發，輸出Q2；習題及答案5-1試分析圖示的計數器電路。寫出它的驅動方程、狀態方程，列出狀態轉換真值表和狀態圖，說明是幾進制計數器。驅動方程：JK觸發器特性方程：狀態方程：狀態轉換表：CLKQ1Q0Q1*Q0*000101100120100根據狀態轉換表，可知此為三進制加法計數器，狀態變換為：00->10->01。5-2分析下圖所示的時序邏輯電路的功能，寫出電路的驅動方程、狀態方程和輸出方程，畫出電路的狀態轉換圖。驅動方程：D觸發器的特性方程為Q*＝D，得到狀態方程：輸出方程：狀態轉換表：狀態轉換圖：電路功能：當輸入A=0時是二位二進制加法計數器；當A=1時是二位二進制減法計數器。5-3請分析下列各圖的工作原理。74160為十進制計數器，當輸出Q3Q2Q1Q0=1001時，清零信號有效，異步清零，故電路有效狀態為0000~1000，此為九進制計數器。74160為十進制計數器，當輸出Q3Q2Q1Q0=1111時，預置數信號有效，同步預置數，故電路有效狀態為0111~1111，此為九進制計數器。5-4請利用74LS160設計六十一進制計數器。六十一為質數，不能分解，應采用整體清零法或整體置數法。將兩片74LS160利用并行進位方式連接成一百進制計數器，由于74LS160是異步清零，故清零信號取自六十一，即高位74LS160的Q2和Q1輸出端，低位74LS160的Q1輸出端。電路如下圖所示。[二維碼5-18利用74LS160設計六十一進制計數器]5-5請設計一個串行數據檢測器。要求：連續輸入3個或3個以上的1時輸出為1，其它情況下輸出為0。設輸入數據為輸入變量，用X表示；檢測結果為輸出變量，用Y表示，設S0為沒有1輸入的以前狀態，S1為輸入一個1以后的狀態，S2為輸入兩個1以后的狀態，S3為連續輸入3個或3個以上1的狀態。其狀態轉換表為：狀態轉換圖為：PAGE5由狀態表可以看出，S2和S3為等價狀態，可以合并成一個。其化簡后狀態圖為：由于電路的狀態為3個，故M＝3，取觸發器的數目為n＝2。設00、01和10分別對應S0、S1和S3，若選定的觸發器為JK觸發器，則其輸出端的卡諾圖為化簡后電路的狀態方程為：輸出方程為：若采用JK觸發器，則特性方程為：將化簡后的狀態方程：可得驅動方程為：其對應的邏輯電路如下圖所示：全部狀態轉換圖為：由狀態轉換圖可知，此電路可以自啟動。由于電路有輸入信號，故為米利型時序邏輯電路。習題及答案6-1請分別說明DAC和ADC分辨率的含義。DAC分辨率指的是輸出電壓的最小變化量與滿量程輸出電壓之比。位數越多，能夠分辨的最小輸出電壓變化量就越小，分辨率就越高。對于DAC通常也可用位數N來表示分辨率。ADC分辨率是指ADC輸出數字量的最低位變化一個數碼時，對應輸入模擬量的變化量。6-2對于下圖所示的權電阻型電流按比例縮放DAC，若分辨率為5，VREF=10V，K=1，則當輸入數字量為10010時，對應的模擬量是多少？6-3對于下圖所示的三位電壓按比例縮放DAC，如果b2b1b0=011，則輸出模擬量是多少？如果b2b1b0=011，則從右下角開始第4個開關閉合，即取得節點4的電壓，即3.5RVREF/8R=7VREF/16。6-4對于下圖所示的三位并行ADC，如果輸入模擬量為Vin*=0.38VREF，輸出編碼是多少？如果輸入模擬量為Vin*=0.9VREF，輸出編碼是多少？若Vin*=0.38VREF，則七個比較器的輸出從下至上分別為：0、0、0、1、1、1、1。對0的個數進行編碼得到輸出數碼為011。若Vin*=0.9VREF，則七個比較器的輸出從下至上分別為：0、0、0、0、0、0、0。對0的個數進行編碼得到輸出數碼為111。6-5請使用下圖單斜率ADC進行模數轉換，如果VREF=5V，輸入模擬量為Vin*=1V，輸出編碼是多少？輸入模擬量為Vin*=2V，輸出編碼是多少？如果輸入模擬量為Vin*=1V，輸出編碼是0011；輸入模擬量為Vin*=2V，輸出編碼是0110。注：0110時0011的兩倍。習題及答案7-1請問一個256字×4位的ROM應有地址線、數據線、字線和位線各多少根？256(=28)字需要8根地址線，每個字4位需要4根數據線。字線即行選線需要8根，位線即列選線需要4根。7-2確定用ROM實現下列邏輯函數所需的容量：（1）比較兩個四位二進制數的大小及是否相等；（2）兩個三位二進制數相乘的乘法器；（3）將8位二進制數轉化為十進制數的轉化電路。(1)