常州大學《CMOS電路與布局》2022-2023學年第一學期期末試卷考試課程：CMOS電路與布局

考試時間：120分鐘

專業：電子信息工程

總分：100分一、單項選擇題（每題2分，共20分）CMOS電路的主要特點是：

A.低功耗

B.高速度

C.高集成度

D.以上都是在CMOS電路中，_NMOS管和_PMOS管的柵極電壓分別是：

A.高電平和低電平

B.低電平和高電平

C.高電平和高電平

D.低電平和低電平CMOS邏輯門的基本結構是：

A.NMOS管和PMOS管的并聯

B.NMOS管和PMOS管的串聯

C.NMOS管和PMOS管的反饋

D.NMOS管和PMOS管的組合在CMOS電路中，電流鏡電路的主要功能是：

A.電壓放大

B.電流放大

C.電壓穩定

D.電流穩定CMOS電路的布局設計中，需要考慮的主要因素是：

A.電路面積

B.電路延遲

C.電路功耗

D.以上都是在CMOS電路中，ClockSkew的主要影響是：

A.電路延遲

B.電路功耗

C.電路面積

D.電路可靠性CMOS電路的測試中，需要使用的主要工具是：

A.邏輯分析儀

B.信號發生器

C.示波器

D.以上都是在CMOS電路中，電路noise的主要來源是：

A.供電噪聲

B.地線噪聲

C.thermal噪聲

D.以上都是CMOS電路的設計中，需要考慮的主要問題是：

A.電路面積

B.電路延遲

C.電路功耗

D.以上都是在CMOS電路中，layouts的主要目的是：

A.減少電路面積

B.提高電路速度

C.降低電路功耗

D.提高電路可靠性二、判斷題（每題2分，共20分）CMOS電路的主要優點是低功耗。（）在CMOS電路中，NMOS管和PMOS管的柵極電壓相同。（）CMOS邏輯門的基本結構是NMOS管和PMOS管的并聯。（）電流鏡電路可以實現電壓放大。（）CMOS電路的布局設計中，不需要考慮電路延遲。（）ClockSkew對電路延遲的影響很小。（）CMOS電路的測試中，需要使用邏輯分析儀和示波器。（）電路noise的主要來源是供電噪聲。（）CMOS電路的設計中，不需要考慮電路可靠性。（）layouts的主要目的是減少電路面積。（）三、填空題（每題2分，共20分）CMOS電路的主要特點是_____________和_____________。在CMOS電路中，NMOS管和PMOS管的柵極電壓分別是_____________和_____________。CMOS邏輯門的基本結構是_____________和_____________。電流鏡電路的主要功能是_____________。CMOS電路的布局設計中，需要考慮的主要因素是_____________和_____________。ClockSkew的主要影響是_____________。CMOS電路的測試中，需要使用_____________和_____________。電路noise的主要來源是_____________和_____________。CMOS電路的設計中，需要考慮的主要問題是_____________和_____________。layouts的主要目的是_____________和_____________。四、簡答題（每題10分，共40分）請簡述CMOS電路的定義及其在電子信息工程中的重要性。試述CMOS邏輯門的基本結構及其工作原理。請簡述電流鏡