集成電路制造工藝微電子第1頁，課件共41頁，創作于2023年2月CMOS集成電路制造工藝第2頁，課件共41頁，創作于2023年2月第3頁，課件共41頁，創作于2023年2月形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應離子刻蝕氮化硅層N阱離子注入，注磷第4頁，課件共41頁，創作于2023年2月形成P阱在N阱區生長厚氧化層，其它區域被氮化硅層保護而不會被氧化去掉光刻膠及氮化硅層

P阱離子注入，注硼第5頁，課件共41頁，創作于2023年2月推阱退火驅入去掉N阱區的氧化層第6頁，課件共41頁，創作于2023年2月形成場隔離區生長一層薄氧化層淀積一層氮化硅光刻場隔離區，非隔離區被光刻膠保護起來反應離子刻蝕氮化硅場區離子注入熱生長厚的場氧化層去掉氮化硅層形成多晶硅柵生長柵氧化層淀積多晶硅光刻多晶硅柵刻蝕多晶硅柵第7頁，課件共41頁，創作于2023年2月形成硅化物淀積氧化層反應離子刻蝕氧化層，形成側壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒有發生化學反應的Ti或Co高溫退火，形成低阻穩定的TiSi2或CoSi2第8頁，課件共41頁，創作于2023年2月形成N管源漏區光刻，利用光刻膠將PMOS區保護起來離子注入磷或砷，形成N管源漏區形成P管源漏區光刻，利用光刻膠將NMOS區保護起來離子注入硼，形成P管源漏區第9頁，課件共41頁，創作于2023年2月形成接觸孔化學氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應離子刻蝕磷硅玻璃，形成接觸孔第10頁，課件共41頁，創作于2023年2月形成第一層金屬淀積金屬鎢(W)，形成鎢塞第11頁，課件共41頁，創作于2023年2月形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線圖形反應離子刻蝕金屬層，形成互連圖形第12頁，課件共41頁，創作于2023年2月形成穿通接觸孔化學氣相淀積PETEOS通過化學機械拋光進行平坦化光刻穿通接觸孔版反應離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線圖形反應離子刻蝕，形成第二層金屬互連圖形第13頁，課件共41頁，創作于2023年2月合金形成鈍化層在低溫條件下(小于300℃)淀積氮化硅光刻鈍化版刻蝕氮化硅，形成鈍化圖形測試、封裝，完成集成電路的制造工藝CMOS集成電路一般采用(100)晶向的硅材料第14頁，課件共41頁，創作于2023年2月AA第15頁，課件共41頁，創作于2023年2月雙極集成電路

制造工藝第16頁，課件共41頁，創作于2023年2月第17頁，課件共41頁，創作于2023年2月制作埋層初始氧化，熱生長厚度約為500～1000nm的氧化層光刻1#版(埋層版)，利用反應離子刻蝕技術將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進行大劑量As+注入并退火，形成n+埋層雙極集成電路工藝第18頁，課件共41頁，創作于2023年2月生長n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進行外延，外延層的厚度和摻雜濃度一般由器件的用途決定第19頁，課件共41頁，創作于2023年2月形成橫向氧化物隔離區熱生長一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約100nm光刻2#版(場區隔離版第20頁，課件共41頁，創作于2023年2月形成橫向氧化物隔離區利用反應離子刻蝕技術將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進行硼離子注入第21頁，課件共41頁，創作于2023年2月形成橫向氧化物隔離區去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場氧化層隔離區去掉氮化硅層第22頁，課件共41頁，創作于2023年2月形成基區光刻3#版(基區版)，利用光刻膠將收集區遮擋住，暴露出基區基區離子注入硼第23頁，課件共41頁，創作于2023年2月形成接觸孔：光刻4#版(基區接觸孔版)進行大劑量硼離子注入刻蝕掉接觸孔中的氧化層第24頁，課件共41頁，創作于2023年2月形成發射區光刻5#版(發射區版)，利用光刻膠將基極接觸孔保護起來，暴露出發射極和集電極接觸孔進行低能量、高劑量的砷離子注入，形成發射區和集電區第25頁，課件共41頁，創作于2023年2月金屬化淀積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻6#版(連線版)，形成金屬互連線合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450℃、N2-H2氣氛下處理20～30分鐘形成鈍化層在低溫條件下(小于300℃)淀積氮化硅光刻7#版(鈍化版)刻蝕氮化硅，形成鈍化圖形第26頁，課件共41頁，創作于2023年2月接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料但Al連線也存在一些比較嚴重的問題電遷移嚴重、電阻率偏高、淺結穿透等Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經開發成功目前，互連線已經占到芯片總面積的70～80%；且連線的寬度越來越窄，電流密度迅速增加第27頁，課件共41頁，創作于2023年2月幾個概念場區有源區柵結構材料Al-二氧化硅結構多晶硅-二氧化硅結構難熔金屬硅化物/多晶硅-二氧化硅結構第28頁，課件共41頁，創作于2023年2月Salicide工藝淀積多晶硅、刻蝕并形成側壁氧化層；淀積Ti或Co等難熔金屬RTP并選擇腐蝕側壁氧化層上的金屬；最后形成Salicide結構第29頁，課件共41頁，創作于2023年2月隔離技術PN結隔離場區隔離絕緣介質隔離溝槽隔離第30頁，課件共41頁，創作于2023年2月第31頁，課件共41頁，創作于2023年2月第32頁，課件共41頁，創作于2023年2月第33頁，課件共41頁，創作于2023年2月LOCOS隔離工藝第34頁，課件共41頁，創作于2023年2月溝槽隔離工藝第35頁，課件共41頁，創作于2023年2月集成電路封裝工藝流程第36頁，課件共41頁，創作于2023年2月各種封裝類型示意圖第37頁，課件共41頁，創作于2023年2月集成電路工藝小結前工序圖形轉換技術：主要包括光刻、刻蝕等技術薄膜制備技術：主要包括外延、氧化、化學氣相淀積、物理氣相淀積(如濺射、蒸發)等摻雜技術：主要包括擴散和離子注入等技術第38頁，課件共41頁，創作于2023年2月集成電路工藝小結后工序劃片封裝測試老化