上次內容回顧組合邏輯電路的分析步驟：由邏輯圖寫出各輸出端的邏輯函數表達式化簡邏輯函數表達式，列真值表根據真值表和邏輯函數表達式對邏輯電路進行分析，從而確定其功能組合邏輯電路的設計步驟：根據對電路邏輯功能的要求，確定輸入、輸出變量，列出真值表由真值表寫出各輸出端的邏輯函數表達式化簡（電路簡單）、變換（使器件的數量和種類最少）邏輯函數表達式，畫出邏輯圖P1P2P3P4&ABCF&&&≥1例1:

試分析下圖所示組合邏輯電路的邏輯功能。解：1、逐級寫出各輸出端的邏輯函數表達式2、化簡邏輯函數表達式，列真值表3、確定電路功能三個輸入變量A、B、C全為0或全為1，即三個輸入變量一致時，其輸出F為1；當輸入變量不一致時，輸出F為0。因此稱為“一致電路”。例2：有A、B、AB、O4種基本血型，輸血者與受血者的血型必須符合如圖所示原則。試用與非門設計一血型關系檢測電路，用以檢測輸血者與受血者之間的血型關系是否符合圖示關系，如果符合，輸出為1，否則為0.解：1、確定輸入、輸出變量，并賦值輸血者與受血者的血型都是輸入變量，以CD和EF分別代表輸血者和受血者的血型，進行如下編碼：2、列真值表3、寫表達式4、畫邏輯圖血型輸血者CD受血者EFO0000A0101B0

0AB1111例3：設有兩個組合邏輯電路，電路的輸入信號波形如下圖A、B、C所示，電路的輸出信號波形如圖中Z、L所示，寫出符合該圖中所描述邏輯功能的Z、L的簡化邏輯表達式，并畫出這兩個組合邏輯電路。ABCZL例4：判斷下列邏輯函數是否有可能產生競爭冒險，如果可能應如何消除。電路中存在由反相器產生的互補信號，且互補信號的狀態發生變化時可能產生冒險現象。第5章中規模組合邏輯集成電路與應用編碼器(Encoder)譯碼器/數據分配器(Decoder/Demultiplexer)

數據選擇器(Multiplexer)數值比較器算術運算電路總結生活中常用十進制數及文字、符號等表示事物。數字電路只能以二進制信號工作。用二進制代碼表示文字、符號或者數碼等特定對象的過程，稱為編碼。實現編碼的邏輯電路，稱為編碼器。編碼器譯碼器編碼器編碼器(Encoder)特點：有不多于2n個輸入信號，對應n個輸出線產生的n位二進制代碼普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發生混亂。優先編碼器：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優先編碼器能按預先設定的優先級別，只對其中優先權最高的一個進行編碼。編碼器分類常用集成編碼器CD4532及其應用（CMOS8-BitPriorityEncoder）普通編碼器（4－2Encoder）2、真值表1、明確邏輯功能4輸入，2輸出假定輸入信號高電平有效分配代碼3、列出邏輯函數表達式1000010000100001Y0Y1I3I2I1I0

邏輯功能表110110004-2線編碼器邏輯圖4、畫邏輯圖5、具體實現74×04六反相器，74×21兩個四輸入與門，74×32四個二輸入或門存在的問題2)當沒有有效信號輸入時，

即I3=I2=I1=I0=0時，Y1Y0=？Y1Y0=001)當只有信號I0輸入時，即I0＝1、I1＝I2＝I3＝0，Y1Y0＝？6、存在的問題Y1Y0=00設置標志位2)所有信號同時有效，

即I3=I2=I1=I0=1，Y1Y0=？Y1Y0=00如果同一時刻有兩個以上的輸入信號有效，怎么辦？1)有2個輸入信號有效，即I0＝I1＝0，I2＝I3＝1，Y1Y0＝？Y1Y0=00普通編碼器假定在任意時刻只有一個輸入信號有效約束條件、優先級舉例:鍵控8421BCD碼編碼器當沒有按鍵時，對應輸入信號接+Vcc，為邏輯1。當按下某鍵時,對應輸入信號接地,為邏輯0。輸入信號低電平有效。分析該電路，可得：由于我們按鍵時通常在某一時刻，只按下一個鍵，故僅有一個輸入信號為0，其余均為1。e.g.按下S0，則S0＝0，S1＝S2＝S3＝…＝S9＝1，代入上式得：ABCD＝0000，正好是十進制數0的8241BCD碼。如果什么鍵也沒有按，S0＝S1＝…＝S9＝1，代入上式得：ABCD=0000，仍然是十進制數0的8421BCD碼所以該電路無法區分是否按S0鍵。設置標志位1)若沒有鍵按下，S0～S9均為1，代入公式，則有：A＝B＝C＝D＝0，GS＝0。2)若按下0鍵，則S0＝0，S1～S9＝1，代入公式，則：A＝B＝C＝D＝0，GS＝1。只要有鍵按下，GS總是為1。所以通過GS標志位可以判斷是否有鍵按下，解決了沒有信號輸入和按鍵S0有效兩種情況下，輸出代碼都為0000的問題。鍵盤輸入8421BCD碼編碼器(功能表)帶約束條件的4-2線編碼器0011I2I3I0I1Y100101101000111100101I2I3I0I1Y00010110100011110約束條件：同一時刻必須有且只能有一個輸入有效。××××××××××××××××××××××××優先編碼器(PriorityEncoder)00100010×10001××1011×××1Y0Y1I0I1I2I32、列真值表1、明確邏輯功能，設置優先級別3、列出邏輯函數表達式輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優先級從高到低為I0I3~輸入為編碼信號I3

I0輸出為Y1Y04、畫出邏輯電路(略)CD4532工作特點、邏輯符號、引腳圖8-3線優先編碼器EI、EO輸入/出使能端GS工作狀態標志位CD4532(功能表)輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHLHLLLLLLLLLLLLH輸入使能端EI高有效I7優先級別最高標志位GS僅在EI有效&有有效信號輸入的情況下為“1”輸出使能端EO在EI有效&沒有有效信號輸入的情況下為174LS348工作特點、邏輯符號8-3線優先編碼器EI：輸入使能端D0~D7：編碼信息輸入端A2~A0：3位二進制代碼（反碼）輸出端EO：輸出使能端，用于擴展GS：工作狀態標志位74LS348(功能表)輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOH××××××××ZZZHHLL×××××××LLLLHLHL××××××LLHLHLHHL×××××LHLLHLHHHL××××LHHLHLHHHHL×××HLLLHLHHHHHL××HLHLHLHHHHHHL×HHLLHLHHHHHHHLHHHLHLHHHHHHHHZZZHLEI、GS低有效I7優先級別最高標志位GS僅在EI有效&有有效信號輸入的情況下為“0”輸出使能端EO在EI有效&沒有有效信號輸入的情況下為0CD4532應用舉例用兩片CD4532和必要的邏輯門擴展出16-4線優先編碼器。00

00000000000000。11

100000若無有效電平輸入

1011111×

×

×

×

×

×

×00000111100000001。10

1

100010000000

1

1111111100000優先編碼器CD4532的輸入端I1=I3=I5=1，其余輸入端均為0，試確定其輸出Y2Y1Y0。HHHHHHHHH××××××××L×××××××LH××××××LHH×××××LHHH××××LHHHH×××LHHHHH××LHHHHHH×LHHHHHHHLHHHHHHHHHHHHLHHLLHHHHLLLHLLHHLHLHLHHHHLLHHLHHHHL10-4線優先編碼器74HC147的功能表如下表所示，試用74HC147和適當的門構成輸出為8421BCD碼并具有編碼輸出標志的十位鍵盤編碼電路。16151413121110912345678CT74LS4147BCD-147.ms10譯碼器/數據分配器定義：編碼的逆過程分類代碼轉換器：例4.2.2唯一地址譯碼器功能：代碼和輸出端一一對應工作原理顯示譯碼器常用集成譯碼器及其應用二進制譯碼器74×139、74×138

雙2/4線全譯碼器、3/8線全譯碼器二－十進制譯碼器74HC42七段顯示譯碼器74HC4511綜合設計2線－4線譯碼器（2－4Decoder）A1、A0叫做譯碼輸入端。叫做使能輸入端(有時也寫作)，使能輸入端低有效叫做輸出端，輸出信號低有效。芯片符號當E＝1即（時），譯碼器正常工作，其公式可簡記為：由邏輯電路圖可得：由上式可得：當E＝0即（時），13210====YYYY01111101011010110110011100001111××1Y3Y2Y1Y0A0A1E輸出輸入真值表當E＝1即（時），譯碼器正常工作，當E＝0即（時），13210====YYYY譯碼器不工作譯碼器正常工作二進制譯碼器74×139雙2－4線譯碼器，各有一個片選端（輸入使能端）功能：應用舉例74HC1383－8線譯碼器，3個輸入使能端方便擴展功能邏輯圖功能應用舉例：實現函數、擴展、數據分配器課堂討論74×139應用舉例例：將74×139結合必要的門電路，實現半加器的功能。ABSC00000110101011011、半加器真值表：2、邏輯函數的最小項表達式：3、結合芯片139：4、畫邏輯圖。Decoder139.ms10Multisim5、具體實現。74HC138邏輯圖邏輯圖邏輯符號74HC138邏輯功能74LS138的使能端有3個：E3必須為1；E2和E1必須為0時，138才能正常工作。其輸出表達式為：74HC138功能表HLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××H××HHHHHHHH×××××Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2E1E2E3輸出輸入

Y≥1

L≥1分析下圖的電路左圖中，使能端E2接了高電平，故138不工作，所有輸出端均為高電平1，則左圖中，74138應用舉例（產生函數1）用一片74HC138實現函數分析：譯碼器的輸出端與最小項對應，故將表達式變形為“最小項的和”的形式，再用基本邏輯門來連接。解：

1、邏輯函數的最小項表達式：2、結合芯片138：

L

&

3、畫邏輯圖：注意事項：1)使能端的接法2)輸入端高低位順序，A2最高位，A0最低位3)邏輯門只能選擇與非門、與門74138應用舉例（產生函數2）用一片74HC138實現函數

Y&

解：

1、邏輯函數的最小項表達式：2、結合芯片138：3、畫邏輯圖：例(10分)：裁判判定電路：舉重比賽，設有一名主裁判和兩名副裁判，當主裁判和至少一名副裁判判定合格，運動員的動作方為成功。試用74LS138和與非門實現舉重裁判判定電路。解：1.邏輯抽象：設A為主裁判，B、C為副裁判，判定合格為1；運動員的動作成功與否用變量F

表示，成功為1。2.寫出邏輯函數式：F

0

0

0

0

0

1

1

1

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

74138應用舉例（產生函數3）列真值表如下：3、結合芯片138：138-Func3.ms10Multisim4、畫邏輯圖：74HC138應用舉例（擴展）利用2片74LS138構成4－16線譯碼器。A3=1時，片Ⅰ禁止，片Ⅱ工作74HC138（1）74HC138（2）A3=0時，片Ⅰ工作，片Ⅱ禁止。3-8Decoder.ms10利用74×139實現全加器的功能。74HC138應用舉例（擴展）利用四片74HC138和一片74HC139，實現輸出低有效的5－32線譯碼器的功能。11001001同理，可將74×139擴展成為4－16線譯碼器。4-16Decoder.ms10數據分配是將一個數據源輸入的數據根據需要送到不同的輸出端上去，實現數據分配功能的邏輯電路稱為數據分配器。分配器又叫多路復用器。P152Demultiplexer74HC138應用舉例（數據分配器）數據分配器一般用帶使能控制端的二進制譯碼器實現。74138輸出表達式：分配器輸出表達式：010CBA思考：當D接使能端E3，輸出如何變化？輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數據分配器時的功能表P150題5.6：利用已學的MSI設計病房呼叫電路。要求：某醫院有16個病房，病人通過按鈕開關向護士值班室緊急呼叫請求，護士值班室裝有相應病房的指示燈。病房的緊急呼叫請求按第1號病房的優先級別最高，第16號緊急呼叫請求的級別最低。即當1號病房出現緊急請求時，其他病房的請求無效，依次類推，只有第1到第15號病房都無緊急請求時，16號病房的請求才有效。使用74LS348集成芯片、適當的門電路芯片和指示器件設計實現此功能的邏輯電路。提示：將74LS348擴展為16-4輸出的編碼器可實現輸入請求要求，再利用74LS138擴展成4-16線的譯碼器可以實現輸出指示。注意編碼器的輸出是低電平有效，而譯碼器的輸入是正邏輯賦值的譯碼功能。二－十進制譯碼器74HC42將輸入的8421BCD碼譯成對應的高、低電平輸出，又名4－10線譯碼器輸入4位，輸出十根數據線，無片選信號輸出低有效，互相排斥輸入超出8421BCD范圍（0~9），輸出全高（無效）實質上是4－16線全譯碼器的一部分功能表、邏輯符號、引腳圖屬中規模集成電路MSI應用舉例：產生順序脈沖74HC42功能表、邏輯符號、引腳圖LHHHHHHHHHHLLHHLHHHHHHHHLLLHHHLHHHHHHHHHHHHHHLHHHHHHLHHHHHHHLHHHHHHLHHHHHHHLHHHHLLHLHHHHHHLHHHHHLLHHHHHHHLHHLHLLHHHHHHHHLHHLLLHHHHHHHHHLLLLLY9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出8421BCD碼輸入輝光數碼管計數器譯碼器驅動器脈沖信號顯示器2.數碼顯示方式：字形重疊式、分段式、點陣式七段顯示譯碼器1.計時器譯碼系統框圖七段數碼管：由七個LED組成的數碼顯示器，用于顯示十進制數。等效電路：LED數碼管外形圖hagdbcef共陽極，需0驅動+Uabcdefg共陰極，需1驅動abcdefg功能：將表示數字的BCD碼轉換成七段顯示碼。七段顯示譯碼器A3A2A1A0abcdefg輸入：BCD碼輸出：七段顯示碼3.顯示譯碼器設計顯示譯碼器設計步驟：（以輸入8421BCD碼、輸出驅動共陰顯示器為例）①列真值表；②化簡、寫最簡函數表達式；③畫電路圖。顯示譯碼器（設計）Step-1數字字形輸入輸出A3A2A1A0abcdefg0123456789000000010010001101000101011001111000100111111100110000110110111110010110011101101110111111111111111000011110111）列真值表Step-2a的卡諾圖1111101101A1A0A3A2a0010110100011110××××××2）化簡、寫出邏輯函數表達式b的卡諾圖c的卡諾圖1101011111A1A0A3A20010110100011110××××××1111110111A1A0A3A20010110100011110××××××d的卡諾圖e的卡諾圖1110101101A1A0A3A20010110100011110××××××0110001001A1A0A3A20010110100011110××××××f的卡諾圖g的卡諾圖1110110001A1A0A3A20010110100011110××××××1110111100A1A0A3A20010110100011110××××××Step-3邏輯表達式Step-43）畫邏輯圖4.常用的集成顯示譯碼器74HC4511集成顯示譯碼器

LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511功能表(續)集成顯示譯碼器

關于幾個特殊功能端：燈測試輸入端LT：LT=0，無論其他輸入為什么狀態，a~g=1，即數碼管七段全亮。滅燈輸入BL：在LT=1時，BL=0，無論輸入什么，a~g=0，各段字型熄滅。鎖存使能LE：在LT=BL=1時，LE上升沿到來時，輸出狀態被鎖存，和輸入代碼無關。例：由74HC4511構成24小時及分鐘的譯碼電路如圖所示，試分析小時高位是否具有零熄滅功能。74LS48P128LT：試燈輸入端，低有效。檢查筆段是否正常發光。BI/RBO：滅燈輸入端，輸入低電平時滅燈，輸入高電平時指示。RBI:動態消零信號輸入端。當LT=1，RBI=0，且輸入DCBA=0000時，字形“0”熄滅，且輸出BI/RBO=0;LED-60.ms10138實現全加器將74HC138結合必要的門電路，實現全加器的功能。1、全加器功能表：輸入輸出ABCiSCo00000001100101001101100101010111001111112、邏輯函數的最小項表達式：3、結合芯片138：Decoder138.ms104、畫邏輯圖，具體實現：思考：能否利用74×139實現全加器的功能？數據選擇器（MUX）MUX定義與功能常用集成數據選擇器及應用工作原理（以4－1MUX為例）雙4選一數據選擇器74LS153八選一數據選擇器74LS151定義N選1的MUX的一般表達(N≤2n):集成數據選擇器的應用產生邏輯函數、擴展、并串轉換、多路分時傳送具有三態功能的集成數據選擇器74LS251等，實現線與數據選擇器的定義與功能1.定義：數字系統中，常要求根據需要從多個數據源中選擇一個輸出到公共的數據端；能實現這個功能的邏輯電路稱做數據選擇器（Multiplexer，MUX）。數據輸入（Inputs）數據輸出（Output）YD0D1D2n-1n位通道選擇信號（Selector）數據輸入：N

位數據輸出：1位通道選擇信號：n位滿足N≤2n2.功能在地址輸入的控制下，從多路輸入數據中選擇一路輸出，其功能類似于一個單刀多擲開關，功能與數據分配器功能相反I311I2I110I00000000××1輸出Y輸入S0S1通道選擇信號01數據選擇器的基本原理a.真值表Y數據輸入（Inputs）S1S0通道選擇信號（Selector）數據輸出（Output）I0I1I3I24-InputsMUXS1S0EYI0I1I3I2b.邏輯符號c.邏輯函數表達式:E使能4通道數據選擇器邏輯圖P130

圖5.3.2&≥1Y111I0I1I2I3S1S0E1.雙四選一數據選擇器74LS153：內含雙四選一數據選擇器a.引腳分布圖（集成電路封裝圖）74LS153D22D20D12D10D23D21E2D13D11E1Y2Y1S1S0b.邏輯符號74LS153當使能端為0（有效）時，正常工作，即根據通道選擇信號從8路數據通道中選擇一路輸出。74LS1512.八選一數據選擇器74LS151b.邏輯功能：當使能端為1（無效）時，Y總是等于0，與通道選擇信號以及數據通道的狀態無關；a.邏輯符號功能表D7YYE74HC151D6D5D4D3D2D1D0S2S1S074LS151c.邏輯函數表達式：d.邏輯電路圖&≥1Y1Y11S211S111S01D0D1D2D3D4D5D6D7E應用2（擴展）b.數據選擇器功能的擴展：位的擴展、通道數的擴展例：試用一片雙四選一數據選擇器74LS153和一個或門組成一個八選一數據選擇器。解：電路的連接如圖所示：≥1Y（1）（2）A1A0D6D7D5D4D3D2D1D074LS153D22D20D12D10D23D21E2D13D11E1Y2Y1S1S01A2當A2=0時，(1)部分電路工作，可在D0~

D3

中選擇某個數據；可在D4~

D7中選擇某個數據。當A2=1時，(2)部分電路工作，使用雙4選1數據選擇器74HC153和一個反相器實現全減器。ZYS1S0D0D1D2D3YS1S0D0D1D2D3YS1S0D0D1D2D3YS1S0D0D1D2D3YS1S0D0D1D2D3A1A0A3A2I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15例：試用四選一數據選擇器組成十六選一數據選擇器。分析：數選的每一個數據均與相應的最小項對應相乘，故先應將表達式變換為“最小項和”的形式，再與數選的標準表達式對比，求相應的系數。解：應用1（產生函數）a.產生邏輯函數：例：用8選1MUX實現結合74151表達式，令：對比可得：D0=D1=D2=D4=0；D3=D5=D6=D7=1。作圖：D0D1D2D3D4D5D6D7ES0S1S274LS151CBA010L課堂討論當邏輯變量數多于地址輸入端個數時，如何解決？用74151產生3變量函數的依據和解題步驟依據：在74151輸出變量的表達式中包含了3變量的所有(23=8)最小項,而邏輯函數的最小項表達式具有唯一性.步驟：1)寫出邏輯函數的最小項表達式（編號形式）；2)使器件處于使能狀態；3)將74151的通道選擇信號（S2,S1,S0）和實際的邏輯變量正確對應起來；4)處理數據輸入D0~D7信號電平。邏輯表達式中有mi,則相應Di=1，其他的數據輸入端均為0。例：用4選1MUX實現例：用8選1MUX實現解答解答作為函數發生器，用來實現組合邏輯電路：寫出邏輯函數的最小項表達式（編號形式）；令MUX使能端有效；將MUX的地址碼（Sn-1~S0）和邏輯函數的輸入變量對應起來，多余變量置于數據輸入端；把邏輯函數式變換成與所采用的MUX輸出邏輯表達式完全對應的形式，確定數據輸入端；畫出邏輯圖。注意事項：使能端接法邏輯函數輸入變量高低位順序數據選擇器的應用綜合例題：設計一位全減器2、列全減器真值表：ABDiSDo00000001110101101101100101010011000111113、寫出邏輯函數的最小項表達式：1、確定輸入、輸出變量：輸入變量：A、B分別為被減數和減數，Di為低位向本位的借位；輸出變量：S為本位差，Do為本位向高位的借位數。一位全減器的實現方法用分立元件或小規模集成電路實現利用唯一地址譯碼器實現（湖大2000年考研試題）利用數據選擇器實現邏輯函數表達式請問：可以選用哪些方法設計一位全減器邏輯電路？例1：用八選一數據選擇器和最少的與非門實現右邊功能表的多功能邏輯運算電路。

（上海交大考研題）輸入輸出M1M0F00011011AA⊕BABA+BMUX應用例2：試用4選1數據選擇器和最少的反相器或與非門實現以下的邏輯函數。例3：試用8選1數據選擇器實現以下的邏輯函數。2.用八選一數據選擇器74HC151和最少的與非門實現下邊功能表的多功能邏輯運算電路。（上海交大1998考研題）輸入輸出M1M0F00011011AA⊕BABA+B練習1.使用雙4選1數據選擇器74HC153和一個反相器設計一位全加器。74HC153D22D20D12D10D23D21E2D13D11E1Y2Y1A1A0D7YYE74HC151D6D5D4D3D2D1D0S2S1S0解：邏輯函數最小項表達式：邏輯變量數多于地址輸入端個數例1：用4選1MUX實現D0D1D2D3ES1S074LS153ABC001Y與4選1數選的標準表達式比較：得：D0=0，D1=D2=C，D3=1作圖：例2：用8選1MUX實現解：與數選的標準表達式對比：可得：D0=E，D1=D6=D7=0；D2=，D3=，D4=D，D5=1。作圖：作圖：應用3（并串轉換）c.實現并行數據到串行數據的轉換MUX-3.ms10d.多通道數據分時傳送：數據分配器與數據選擇器聯用，發送端由MUX將各路數據分時送到公共傳輸線上，接收端再由分配器將公共傳輸線上的數據適時分配到相應的輸出端，而兩者的地址輸入都是同步控制的。應用4（多路分時傳送）MUX-DMUX.ms10輸出端(位數)的擴展用兩片74151組成二位八選一的數據選擇器字數(數據通道數)的擴展將兩片74LS151連接成一個16選1的數據選擇器，74LS151功能表D7D7HHHLD6D6LHHLD5D5HLHLD4D4LLHLD3D3HHLLD2D2LHLLD1D1HLLLD0D0LLLLHLXXXHWYS0S1S2通道選擇信號使能端E輸出輸入ZZ數值比較器一、定義與功能二、集成數值比較器（74×85、74×682）工作原理

（以一位為例)4位集成數值比較器74HC85集成數值比較器位數的擴展串聯方式，實現起來簡單并聯方式，運算速度快定義：對兩個二進制數進行比較，產生3個互相排斥的輸出，分別代表A=B、A>B、A<B三種情況數值比較器位數的擴展

確定1位數值比較器的功能

設計1位數值比較器：對兩個1位數字進行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個一位二進制數A，B。輸出：

FBA>=1，表示A大于BFBA<=1，表示A小于BFBA=

=1，表示A等于B1位數值比較器1位數值比較器&1A1B&≥1FA=BFA<BFA>B輸入輸出ABFA>BFA<BFA=B00001010101010011001真值表數值比較器位數的擴展1010A0<B0A1=B1A1=B1A1=B1100A0=B0001A0>B0010001A1<B1A1>B1××A1B1FA=BFA<BFA>BA0B0輸出輸入輸入：兩個2位二進制數

A=A1

A0，B=B1

B0比較兩個2位二進制數的大小的電路當高位（A1、B1）不相等時，無需比較低位（A0、B0），高位比較的結果就是兩個數的比較結果。當高位相等時，兩數的比較結果由低位比較的結果決定。用一位數值比較器設計多位數值比較器的原則FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)數值比較器位數的擴展2FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)1位數值比較器1位數值比較器≥1≥1A1B1A1<B1A1>B1A1=B1&G1FA>BA0B0A0>B0A0<B0A0=B0FA<BFA=B&G2&G374HC85四位數值比較器，其工作原理和兩位數值比較器相同。74LS8574LS85的引腳圖74LS85的示意框圖74HC85功能表輸入輸出A3

B3A2B2A1B1A0B0IA=BIA>BIA<BFA=BFA>BFA<BA3>B3××××××LHLA3<B3××××××LLHA3=B3A2>B2×××××LHLA3=B3A2<B2×××××LLHA3=B3A2=B2A1>B1××××LHLA3=B3A2=B2A2<B2××××LLHA3=B3A2=B2A1=B1A0>B0×××LHLA3=B3A2=B2A1=B1A0<B0×××LLHA3=B3A2=B2A1=B1A0=B0H××HLLA3=B3A2=B2A1=B1A0=B0LHLLHLA3=B3A2=B2A1=B1A0=B0LLHLLHA3=B3A2=B2A1=B1A0=B0LHHLLLA3=B3A2=B2A1=B1A0=B0LLLLHH數值比較器位數擴展（串聯方式）用兩片74LS85組成8位數值比較器（串聯擴展方式）。輸入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出:FBA>FBA<FBA=高位片輸出低位片B3A3~B0A0B7A7~B4A4數值比較器位數擴展（并聯方式）算術運算電路半加器和全加器半加器：在兩個1位二進制數相加時，不考慮低位來的進位的相加全加器：在兩個二進制數相加時，考慮低位進位的相加多位加法器串行進位加法器超前進位加法器集成加法器及應用減法運算反碼與補碼用加補碼來完成加法運算綜合應用一般框圖和邏輯符號邏輯圖

半加器（Hal