十路搶答器實驗報告09電子B鄢志偉0915212024設計方案選取與論證對于多路搶答器的設計方案有很多，倒計時部分主要方案為由NE555產生1s的脈沖配合74ls192減計數。主要是搶答部分設計的不同。本實驗采用的方案為：搶答器部分由74HC148優先編碼器編碼器進行編碼，CD4511譯碼，74LS74的D觸發器控制譯碼器鎖存端。盡管從理論上優先編碼器對各路信號的優先級別有所不同，但實際上搶答時間的同時性不可能精確到ns的數量級。所以調試電路時，時序問題要考慮清楚。原理框圖：搶答按鈕蜂鳴器數碼顯示譯碼器電路搶答按鈕蜂鳴器數碼顯示譯碼器電路主持人開關報警電路鎖存器主持人開關報警電路鎖存器數碼顯示譯碼器電路減數電路定時電路數碼顯示譯碼器電路減數電路定時電路單元電路設計1、搶答部分電路：該部分電路主要就是編碼、譯碼、搶答鎖存報警，而搶答鎖存報警則為電路核心。各路開關均為四腳按鍵開關，在正常工作狀態下，任意按下一路按鍵，在74ls148的輸入端編碼，由于74ls148在編碼狀態下時，GS輸出口為高電平，EO輸出口會變為低電平，利用兩芯片的該輸出口接74ls32或門去控制蜂鳴器，即搶答時只要有按鍵按下，148工作，蜂鳴器發出聲響提示。十位編碼74ls148芯片的A2口接非門電平反向之后控制十位數碼管顯示1。十位編碼器的A1和各位編碼器的A0作為74ls00與非門的輸入，輸出接數碼管個位數碼管的A。其他路同理完成編碼和譯碼電路設計。考慮倒計時部分需要顯示30s倒計時，即數碼管需要譯碼輸出，譯碼和鎖存端LS=0;在搶答時將四個數碼管同時鎖存。考慮148的GS端正常工作為高電平，在有一路搶答時，兩芯片的GS端通過00與非門后會出現一個高電平脈沖，以此作為74ls74D觸發器的CLC觸發Q有低變為高電平控制CD4511鎖存。2、倒計時部分電路：該部分電路設計方案較少，主要區別就在于1HZ的脈沖產生。可以用晶振或用NE555芯片構成多諧振蕩。在本次設計中采用555，通過芯片外圍電路電阻電容參數的選擇實現1HZ脈沖。NE555的1腳是電路地GND；8腳是正電源端Ucc，工作電壓范圍為5~18V；2腳是低觸發端TR；3腳是輸出端OUT；4腳是主復位端R；5腳是控制電壓端Uc；6腳是高觸發端TH；7腳放電端DISC。R1、R2和C為定時電阻和電容，C1為電壓控制端穩定電容。在信號的輸出端產生矩形脈沖，其振蕩頻率為f=1.44/(R1+2R2)C。系統功能仿真驗證和印制版圖的設計系統仿真電路圖如下所示仿真時由Mutisim仿真結果達到了設計目標，可以實現當主持人按下開始開關，就開始30s倒計時，有人搶答后號碼鎖存住并且倒計時也停止計時，蜂鳴器發出報警。系統原理圖與PCB圖如下：硬件的裝配和調試調試電路板時，一個數碼管無法正確顯示、蜂鳴器一接上電源就一直響個不停。之后結合原理圖，用萬用表檢查后發現：接數碼管的一個電阻引腳虛焊，重新焊過后，數碼管恢復正常。而蜂鳴器一直處于高電平狀態，原因是連接蜂鳴器的NPN沒有正常工作引腳接錯，改過引腳后，蜂鳴器也恢復正常。最后調試后，十路搶答器都正常工作。結果分析和總結這次的課程設計基本上達到實驗上的基本要求和發揮要求，實際電路和仿真電路相差不大。通過這次課程設計我不僅更加熟悉Protel軟件的應用，還學會使用了Multisim軟件，學會了利用Multisim對電路進行仿