數字邏輯電路實驗指導書數字邏輯電路實驗是計算機科學與技術專業的理論課程同步開設(不單獨設課),是理論教學的深化和補充，同時又具有較強的實踐性，其目的是通過若干實驗項目的學習，使學生掌握數字電子技術實驗生根據其專業特點和自己的能力選擇實驗，1～2人步具有撰寫規范技術文件能力。設計型實驗的目學過的電子技術基礎課程和EDA軟件進行電路仿真實驗的能力，并設計出一些的是利用先進的EDA軟件進行電路仿真，結合具體的題目實驗1門電路邏輯功能測試 類型邏輯符號參考型號與門AB&Y或門A≥1—YB緩沖器無放大作用1AY作用)非門(反相器)無放大作用A1Y作用與非門A&Y或非門AB與或非門&&Y異或門A=1—YOC門以與非門為例AA&B三態門(3S門)AEN-D▽YAD▽Y傳輸門C穩定，工作可靠，開關速度高等優點。實驗中的集成電路芯片主要以TTL集成電路為主。與門的邏輯功能是：有0出0,全1出1。其邏輯表達式為Y=AB。常見的與門有：74LS08(四2輸入與門)、74LS09(四2輸入與門——OC門)、74LS11(三3輸入與門)、74LS15(三3輸入與門——OC門)、74LS21(雙4輸入與門)?；蜷T的邏輯功能是：有1出1,全0出0。其邏輯表達式為Y=A+B。常見的或門有：74LS32(四2輸入或門)。非門的邏輯功能是：入1出0,入0出1。其邏輯表達式為Y=A。2與非門是由與門和非門有機組合而成的，它的邏輯功能是有0出1,全1出0。其邏輯表達式為Y=AB。常見的與非門有：74LS00(四2輸入與非門)、74LS03(四2輸入與非門——OC門)、74LS10(三3輸入與非門)、74LS12(三3輸入與非門——OC門)、74LS20(雙4輸入與非門)、74LS22(雙4輸入與非門——OC門)、74LS30(8輸入與非門)。或非門是由或門和非門有機組合而成的，它的邏輯功能是有1出0,全0出1。其邏輯表達式為Y=A+B。常見的或非門有：74LS02(四2輸入或非門)、74LS27(三3輸入或非門)。3異或門的邏輯功能是：兩輸入端相異得1,相同得0。其邏輯表達式是Y=AB+AB=A田.常見的異或門有：74LS86(四2輸入異或門)。4可以用一種邏輯門構成另一種邏輯門，例如，用與非門構成與門、或門等。如圖1-1所A&&43&355門電路可以作為控制門。以圖1-2所示的2輸入與非門為例，用任一端A而另一端B為控制端。若B=1,則門打開，可以進行信息的傳遞，即Y=A;輸出輸出ABY00011011圖1-2控制門選擇實驗用的集成電路，將被測器件插入搭試板上的14芯插座中，并按線將器件的14引腳與搭試板上的+5V電源相連，器件的第7引腳與搭試板上的GND相連，然后選擇公共板上開關作為輸入信號，發光二極管作為輸出信號，1與非門和異或門邏輯功能的測試。(1)74LS20雙4輸入與非門邏輯功能測試(2)74LS86四2輸入異或門邏輯功能測試(1)用74LS00按圖1-3,1-4接線，將輸入輸出邏輯關系分別填入表1-1、表1-2中。(2)寫出下面圖1-3,1-4兩個電路邏輯表達式。表1-111&&212r&B5A&Y4823AA49&&&61Y28&3表1-2輸出ABYZ000110113利用與非門控制輸出。圖1-5(1)組成或非門a.用一片2輸入端四與非門組成或非門b.畫出電路圖c.測試并填表1-3輸出ABY00011011(2)組成異或門b.畫出邏輯電路圖c.測試并填表1-4ABY000110115邏輯門傳輸延遲時間的測量。用六反相器(非門)按圖1-6接線，輸入200KHz連續脈沖，用雙蹤示波器測量輸入、輸11111Y圖1-66用基本門電路組裝一個譯碼電路：將BCD8421碼轉換成格雷碼。實驗記錄實驗項目名稱、要求、內容及步驟(包括流程圖與電路圖等),實驗記錄結果結果并回答以下問題(至少三個以上)。1TTL門電路有一個輸入端懸空，相當于該端輸入什么信號?2當與非門只用一個輸入端，其它輸入端懸空時，該元件具6與非門一個輸入接連續脈沖，其余端什么狀態時允許脈沖通過?什么狀態時禁止脈沖通過?實驗2組合邏輯電路分析與設計輸出0000011010101101輸出B?B0000000110010100110110010101011100111111加器)等。1用3線-8線譯碼器74LS138及門電路74LS20(雙4輸入與非門)各1片，設計、2用2片八選1數據選擇器74LS151組裝全加器根據所設計的電路接線，按照全加器真值表驗證設計的正確性，3用一片8選1數據選擇器74LS151設計一個電路：在4位二進制數(由0到15)中選出所有能被2或3整除的數。*4設計并組裝一保險箱用數字密碼鎖電路。要求：開保險箱時，需輸入3位代碼，同時用該保險箱的鑰匙開鎖。若輸入代碼與事先E實驗項目名稱、要求、內容及步驟(包括邏輯圖),實驗記錄結果結果并回答以下問題(至3用譯碼器和數據選擇器實現組合邏輯函數有何不同?實驗3觸發器、三態輸出觸發器及鎖存器1片1片1片1片S10S101001下兩個輸出端一個為1,另一個為0,保持相反狀態，其真值表如表3-1所示。RS0101011100同步RS觸發器由兩個與非門作引導門，由它去控制基本RS觸發器，R、S稱為數據R0101輸出時鐘DQQ01×X1010X×0100×X1111111011001110XQ?QQ?Q器DQāI級輸入反饋到前級輸入，以消除不確定狀態。在兩級時鐘輸入觸發器有兩個S端，一個接從觸發器5,一個就是J輸入端，兩個S端是“與”的關系，一個就是K輸入，兩個R端也是“與”的關系，它的輸出就是前級同步RS觸發器的R?圖3-276LS76邏輯符號和狀態轉換圖輸出時鐘CPJKQā01X××1010×××0100X×X1100QQ?Q11↓10101101011111111XXQ?Q圖3-2是TTL的與門輸入主從JK觸發器74LS76的邏輯符號和狀態轉換圖。當CP和Ro為直接置數和直接置零，兩者均是低電平有效。但不應同時加低電平，否則將出現74LS75是四D鎖存器，主要用于存放十進制計數器的內容。每兩個D鎖存器由一個鎖存信號E控制，當E為高電平時，輸出端Q隨輸入端D信號的狀態變化，當E由高變輸出EDQQ100111100XQ?Q圖3-376LS75引腳排列圖和功能表74LS373是具有三態輸出的八D鎖存器，它的輸出端1Q~8Q可直接與總線相連。當輸出DQ0111010000×1XXZ原觸發器D當CP為0、1時Q端狀態的變化。(2)負邊沿JK觸發器功能測試(1)將JK觸發器轉換成D觸發器并檢驗其功能。(2)將D觸發器轉換成T′觸發器并檢驗其功能。3觀察波形將CP信號送入圖3-5的電路中。用雙蹤示波器觀測CP與Q的波形。將結果與理論分析的波形相比較，并觀察電路是在上升沿觸發，還是在下降沿QQ圖3-5觀察波形電路圖此電路用來將單相時鐘脈沖CP轉換成兩相時鐘脈沖QA和QB。QA和QB相同而相位不同的時鐘脈沖，故稱為兩相時鐘脈沖。圖3-6是此電路的邏輯圖和波形圖。JKQQ圖3-6兩相時鐘脈沖電路*5(2/3)分頻電路此電路的輸入信號CPI的頻率與輸出信號CPO的頻率之比為3:2。其邏輯圖和波形圖見圖3-7。(a)邏輯圖圖3-7(3/2)分頻電路按圖3-7(a)連接實驗線路。用雙蹤示波器觀察并描繪下列波形：比較輸入和輸出脈沖的頻率。分析所測波形和頻率是否與理論分析的結果相符合。6三態輸出觸發器及鎖存器的功能及應用(1)驗證74LS75四位D鎖存器的功能，并將實驗數據記錄下來(2)用74LS75組成數據鎖存器將74LS75的輸入端1D~4D接邏輯開關作為數據輸入端，E?和E?接到一起作為鎖存DQ*QX×01X×01f001101順序J12343表3-8將JK觸發器轉換為D觸發器的實驗結果記錄DQQ10實驗4計數器及其應用3學會設計N進制計數器。一67RRTRQ98的頻率為輸出脈沖頻率的六分之一，故為六分頻電路。由圖4-3還可得，輸出脈沖的占空比為50%。計數器和寄存器是在計算機和其他數字系統中廣泛應用的兩種時序邏輯功能部件。計數器的基本功能是統計時鐘脈沖的個數，就是實現計數操作，也可用于分頻、定時、產生節拍脈沖等。寄存器的基本功能是存儲或傳輸二進制數碼表示的數據或信息，就是完成代碼的寄存、移位、傳輸操作。類型同步遞增異步清除同步清除可逆單時鐘雙時鐘異步二-五-十進制雙十進制74LSLS90(異步)同步遞增異步清除同步清除可逆單時鐘雙時鐘異步二-八-十六進制雙四位二進制74LS393(異步)異步二-六-十二進制七位二進制十二位二進制十四位二進制b在2位十進制加計數器的基礎上，引入反饋，組成24進制加計數器，由002用兩片74LS192設計實現2位十進制減計數器/24進制減計數器實驗a用兩片74LS192設計實現2位十進制減計數器。實現從99到00的遞減計數。要求減到00時，發出一信號。b在2位十進制減計數器的基礎上，引入反饋，組成24進制減計數器，由23到00的計數，并用LED顯示計數結果。3用2片74LS161組成24進制計數器，并用LED顯示計數結果。實驗項目名稱、要求、內容及步驟(包括邏輯電路圖、實驗記錄結果),并回答以下問題。2在組成24進制減計數器時，能否用借位輸出BO來產生反饋信號?為什么?3同樣是用反饋清零法實現24進制加計數器，采用74192與采用74161實現時是否有不同?請具體說明。1928進制、100進制、24進制加減、16進制加兩種方法74LS164是8位移位寄存器(串行輸入，并行輸出)輸出CRCPDsADsB0X×X010×X11110X1X00QAn(b)功能表74LS165是8位移位寄存器(并行輸入，互補串行輸出)(a)引腳排列圖內部輸出輸出Q?Q0XAH11100××…XQ?0Q10…Q601100100(b)功能表圖5-274LS165移位寄存器74LS194是4位雙向移位寄存器，具有左移、右移、置數、清除、保持、串入圖5-374LS194引腳排列圖QQ輸出M?MD?DD?DD?DQ?QQ?QQ?Q0XXXXXXXXX00001XX0XXXXXX111tXXd?dd?dd?dd?dd?dd?d101X1XXXX1101X0XXXX01101XXXXX11100XXXXX0100XXXXXXX注：do、di、d?、d?是Do、D?、D?、D?端的穩態輸入電平。最大長度移位寄存器型計數器(圖5-6)和奇數分頻器(圖5-7)。9CP2?&&&0有效循環&10192Q?Q圖5-63位最大長度移位寄存器型計數器109QoQ12&1019219000Q?Q1&Qo&1522圖5-7奇數分頻器實驗內容及步驟1測試移位寄存器74LS194的功能(1)清除：讀出清除后的輸出狀態實