眾單元二可編程邏輯器件的設計與開發單元二可編程邏輯器件的設計與開發⊙可編程邏輯器件的設計流程⊙可編程邏輯器件的開發環境⊙設計實例眾單元二可編程邏輯器件的設計與開發、可編程邏輯器件的設計流程設計輸入設計實現修改設計設計校驗編程下載系統測試單元二可編程邏輯器件的設計與開發(一)設計的輸入設計輸入就是將設計者所設計的電路以開發軟件所要求的某種形式表示出來,并輸入到相應的軟件中。設計輸入有多種表達方式,主要包括原理圖輸入、硬件描述語言輸入、網表輸入和波形輸入四種。其中最常用的是原理圖輸入和硬件描述語言輸入1.原理圖輸入原理圖是圖形化的表達方式,它是利用軟件中所提供的元件符號和連線來描述設計。其特點是比較直觀,便于進行接口設計和管腳鎖定,容易實現仿真,便于信號的觀察和電路的調整,系統運行速率較高,但當描述復雜電路時則比較繁瑣。為提高這種輸入方式的效率,應采用自頂向下的邏輯分塊設計方法。一般而言,若對系統很了解,并且要求系統的工作速率較高,或在大系統中對時間特性要求較高的部分可采用這種輸入方法眾單元二可編程邏輯器件的設計與開發2.硬件描述語言輸入硬件描述語言輸入是采用文本方式描述設計,這種方式的描述范圍較寬,從簡單的門電路到復雜的數字系統均可描述。特別是在描述復雜設計時,非常簡潔。但這種描述方式不適合描述接口和連接關系,并且該輸入方式必須依賴綜合器,只有好的綜合器才能把語言綜合成優化的電路。對于大量規范的、易于語言描述、易于綜合、速率較低的電路,可采用這種輸入方式。常用的硬件描述語言有Verilog-HDL、VHDL單元二可編程邏輯器件的設計與開發(二)設計的實現設計實現主要是由EDA開發工具依據設計輸入文件自動生成用于器件編程、波形仿真及延時分析等所需的數據文件。此部分對開發系統來講是核心部分,但對于用戶來說并不用關心它的實現過程,當然設計者也可通過設置設計實現策略”等參數來控制設計實現過程。1.優化和合并。優化是指進行邏輯化簡,把邏輯描述轉變為最適合在器件中實現的形式;合并是將模塊化設計產生的多個文件合并成一個網表文件,并使層次設計平面化。2.映射。映射是根據所選擇的PLD器件型號,把設計分割為多個適合器件內部邏輯資源實現的邏輯小抉形式眾單元二可編程邏輯器件的設計與開發3.布局和布線。布局是將已分割的邏輯小塊放到器件內部邏輯資源的具體位置,并使它們易于連線,且連線最少;布線是利用器件內的布線資源完成各功能塊之間和反饋信號的連接4.產生編程文件。設計實現的最后一步是產生可供器件編程使用的數據文件。對CPLD器件而言,產生的是熔絲圖文件(*.JEDEC);對FPGA器件,則產生的是位數據流文件Bitstream單元二可編程邏輯器件的設計與開發(三)設計的校驗設計的校驗就是讓計算機根據編譯器所產生的數據文件對設計進行模擬,以驗證用戶的設計是否正確。設計的校驗包括仿真和定時分析兩部分,這兩部分可分別通過仿真器和延時分析器來完成。在仿真文件中加載不同的激勵可以觀察中間結果以及輸出波形。必要時,可以返回設計輸入階段,修改設計輸入,最終達到設計要求。設計的校驗可對設計中的各個模塊乃至整個系統來進行,若有錯誤,可以很方便地修改,而不必對硬件進行改動,極大地節約了成本。規模越大的設計,越發需要設計仿真。仿真不消耗器件內的資源,僅消耗少許時間,但從節約成本的角度考慮,這種時間的消耗是完全值得的。可以認為仿真是EDA的精髓眾單元二可編程邏輯器件的設計與開發(四)編程下載編程下載是將設計實現階段所產生的熔絲圖文件或位數據流文件裝入到可編程邏輯器件中,以便硬件調試和驗證。編程下載需要滿足一定的條件,如編程電壓、編程時序和編程算法等。在編程下載時需注意以下幾方面問題1.對于不能進行在系統編程的CPLD器件和不能再重配置的FPGA器件,需要編程專用設備(編程器)完成器件編程2.對于使用LUT技術和基于SRAM的FPGA器件,下載的編程數據將存入SRAM中,而SRAM掉電后所存的數據將丟失,為此需將編程數據固化到B2PR0M中,器件上電時,由器件本身或微處理器控制E2PROM將數據“配置”到FPGA中一眾單元二可編程邏輯器件的設計與開發3.對于使用乘積項邏輯、基于B2PROM或Flash工藝的CPLD器件進行編程下載時,使用器件廠商提供的專用下載電纜,一端與計算機的并行口相接,另一端接到CPLD器件所在PCB板上的10芯插頭上PLD只有4個引腳與該插頭相連)。編程數據通過該電纜下載到CPLD器件中,這個過程稱為ISP(在系統編程)一眾單元二可編程邏輯器件的設計與開發、可編程邏輯器件的開發環境如前所述,EDA技術在當代迅猛發展,同時各種EDA軟件也如雨后春筍般呈現在用戶面前。它們一般分為兩種,一種是PLD芯片制造商為推廣自己的芯片而開發的專業EDA軟件,本書所使用的A1ter