第5章常用時序邏輯電路及MSI

時序電路模塊的應用5.1計數器5.2寄存器5.3移位寄存器型計數器5.1計數器計數器是一種用途非常廣泛的時序邏輯電路,它不僅可以對時鐘脈沖進行計數,還可以用在定時、分頻、信號產生等邏輯電路中。計數器的種類很多,根據它們的不同特點,可以將計數器分成不同的類型。典型的分類方法有如下幾種:

(1)按計數器中觸發器狀態的更新是否同步可分為同步計數器和異步計數器。在同步計數器中,所有要更新狀態的觸發器都是同時動作的;在異步計數器中,并非所有要更新狀態的觸發器都是同時動作的。

(2)按計數進制可分為二進制計數器、十進制計數器和N進制計數器。按照二進制數規律對時鐘脈沖進行計數的電路稱為二進制計數器。在計數器中,被用來計數的狀態組合的個數稱為計數器的計數長度,或稱為計數器的模。在二進制計數器中,觸發器的所有狀態組合都被用來計數,因此,n位二進制計數器的計數長度為2n。

按照十進制數規律對時鐘脈沖進行計數的電路稱為十進制計數器。在十進制計數器中,只有十個狀態組合被用來計數,十進制計數器的計數長度為10。按照N進制數規律對時鐘脈沖進行計數的電路稱為N進制計數器。在N進制計數器中,有N個狀態組合被用來計數,N進制計數器的計數長度為N。

(3)按計數過程中的增減規律可以分為加法計數器、減法計數器和可逆計數器。 按照遞增規律對時鐘脈沖進行計數的電路,稱為加法計數器；按照遞減規律對時鐘脈沖進行計數的電路,稱為減法計數器。

5.1.1同步計數器

1.同步二進制加法計數器按照二進制數規律對時鐘脈沖進行遞增計數的同步電路稱為同步二進制加法計數器。圖5―1所示電路是由四個下降沿動作的JK觸發器構成的四位同步二進制加法計數器。圖5―1四位同步二進制加法計數器由圖可以寫出電路的方程如下:時鐘方程:

CP0=CP1=CP2=CP3=CP輸出方程:驅動方程:

將驅動方程代入JK觸發器的特性方程中,得到各個觸發器的狀態方程為以上狀態方程在各個觸發器的時鐘信號有效時成立。由圖5―1可以看到,各個觸發器的時鐘信號都連接在CP上,而且四個觸發器都是下降沿動作的,這是一個同步電路，因此,以上狀態方程在CP的下降沿到來時同時成立。根據狀態方程進行計算,列出電路的狀態轉換表如表5―1所示。根據表5―1,畫出狀態轉換圖如圖5―2所示。圖5―2圖5―1所示四位同步二進制加法計數器的狀態轉換圖表5―1圖5―1所示四位同步二進制加法計數器的狀態轉換表從狀態轉換圖可以清楚地看到,從任一狀態開始,經過輸入16（24）個有效的CP信號（下降沿）后,計數器返回到原來的狀態。如果初始狀態為0000,則在第15個CP下降沿到來后,輸出C變為1;在第16個CP下降沿到來后,輸出C由1變為0。可以利用C的這一下降沿作為向高位計數器的進位信號。圖5―3所示是該四位同步二進制加法計數器的時序圖。圖5―3圖5―1所示四位同步二進制加法計數器的時序圖從時序圖中我們看到,各個觸發器的輸出Q0、Q1、Q2和Q3的頻率分別為時鐘信號頻率的1/2、1/4、1/8和1/16,可見計數器具有分頻功能。在圖5―1所示電路中,各個JK觸發器都接成T觸發器的形式。用T觸發器構造m位同步二進制加法計數器的連接規律為

2.同步二進制減法計數器按照二進制數規律對時鐘脈沖進行遞減計數的同步電路稱為同步二進制減法計數器。用T觸發器構造m位同步二進制減法計數器的連接規律為圖5―4所示電路是由四個下降沿動作的JK觸發器構成的四位同步二進制減法計數器。圖5―4和圖5―1相同之處是將JK觸發器接成T觸發器的形式,不同之處是觸發器驅動信號及輸出信號的連接規律,即由接到Q端改為接到端。圖5―4四位同步二進制減法計數器圖5―4所示電路的方程為時鐘方程: CP0=CP1=CP2=CP3=CP輸出方程:驅動方程:狀態方程:利用狀態方程進行計算,列出計數器的狀態轉換表如表5―2所示。圖5―5所示為該計數器的狀態轉換圖。表5―2圖5―4所示四位同步二進制減法計數器的狀態轉換表圖5―5圖5―4所示四位同步二進制減法計數器的狀態轉換圖圖5―5表明,從任一狀態開始,經過輸入16（24）個有效的CP信號（下降沿）后,計數器將返回到原來的狀態。如果初始狀態為0000,此時輸出B為1,則在第一個CP下降沿到來后,輸出B由1變為0。可以利用B的這一下降沿作為向高位計數器的借位信號。圖5―4所示電路的時序圖如圖5―6所示。圖5―6圖5―4所示四位同步二進制減法計數器的時序圖

3.同步二進制加/減可逆計數器將圖5―1所示的同步二進制加法計數器和圖5―4所示的同步二進制減法計數器合并,同時加上加/減控制信號,可以構成同步二進制加/減可逆計數器,如圖5―7所示。圖5―7四位同步二進制加/減可逆計數器輸出方程為現在我們對信號分兩種情況進行討論:當

=0時,輸出方程為驅動方程為上述方程和圖5―1所示電路的輸出方程及驅動方程相同。可見當U/D=0時,圖5―7所示電路實現四位同步二進制加法計數器的功能。當時,輸出方程為驅動方程為上述方程和圖5―4所示電路的輸出方程及驅動方程相同。因此當時,圖5―7所示電路實現四位同步二進制減法計數器的功能。圖5―8為四位同步二進制加/減可逆計數器的時序圖。圖5―8圖5―7所示四位同步二進制加/減可逆計數器的時序圖

4.同步十進制加法計數器按照十進制數規律對時鐘脈沖進行遞增計數的同步電路稱為同步十進制加法計數器。圖5―9所示電路是由四個下降沿動作的JK觸發器構成的同步十進制加法計數器。表5―3是電路的狀態轉換表,圖5―10為狀態轉換圖。圖5―11所示是初始狀態為0000時的時序圖。圖5―9同步十進制加法計數器圖5―10狀態轉換圖從圖5―9中可以得到:

時鐘方程:

CP0=CP1=CP2=CP3=CP

輸出方程:驅動方程:狀態方程:表5―3圖5―9所示同步十進制加法計數器的狀態轉換表圖5―11圖5―9所示同步十進制加法計數器的時序圖

5.同步十進制減法計數器按照十進制數規律對時鐘脈沖進行遞減計數的同步電路稱為同步十進制減法計數器。圖5―12所示電路是由四個下降沿動作的JK觸發器構成的同步十進制減法計數器。圖5―12同步十進制減法計數器由圖可以寫出如下方程:

時鐘方程:

CP0=CP1=CP2=CP3=CP

輸出方程:驅動方程:狀態方程:表5―4和圖5―13所示分別為該同步十進制減法計數器的狀態轉換表和狀態轉換圖。當初始狀態為0000時,時序圖如圖5―14所示。表5―4圖5―12所示同步十進制減法計數器的狀態轉換表圖5―13圖5―12所示同步十進制減法計數器的狀態轉換圖圖5―14圖5―12所示同步十進制減法計數器的時序圖

6.同步十進制可逆計數器將圖5―9所示的同步十進制加法計數器和圖5―12所示的同步十進制減法計數器合并,同時加上加/減控制信號,可以構成十進制加/減可逆計數器,如圖5―15所示。圖5―15同步十進制加/減可逆計數器當時,時鐘方程為

CP0=CP1=CP2=CP3=CP輸出方程為

驅動方程為上述方程和圖5―9所示電路的方程相同。因此,當時,圖5-15所示邏輯電路實現同步十進制加法計數器的功能。當時,時鐘方程為

CP0=CP1=CP2=CP3=CP輸出方程為上述方程和圖5―12所示電路的方程相同。也就是說,當時,圖5―15所示邏輯電路實現同步十進制減法計數器的功能。

圖5―16所示為電路的時序圖。圖5―16圖5―15所示同步十進制加/減可逆計數器的時序圖

5.1.2異步計數器

1.異步二進制加法計數器按照二進制數規律對時鐘脈沖進行遞增計數的異步電路稱為異步二進制加法計數器。圖5―17所示電路是由四個下降沿動作的JK觸發器構成的四位異步二進制加法計數器。圖5―17所示計數器的各類方程如下。圖5―17四位異步二進制加法計數器圖5―17所示計數器的各類方程如下。時鐘方程:

CP0=CP,CP1=Q0,CP2=Q1,CP3=Q2輸出方程:

C=Qn3Qn2Qn1Qn0驅動方程:

J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1狀態方程:

CP0(即CP)為下降沿時

CP1(即Q0）為下降沿時

CP2(即Q1)為下降沿時

CP3(即Q2）為下降沿時由圖5-17中可以看出，只有當CP為下降沿時，Q0

由1變為0時,Q1才可能變化;只有當Q1由1變為0時,Q2才可能變化;只有當Q2由1變為0時,Q3才可能變化。因此,愈往后面,觸發器狀態發生變化經過的延時愈長。表5―5所示是計數器的狀態轉換表,表中的時鐘條件欄列出了各個時鐘信號有效與否,↓表示下降沿。表5―5圖5―17所示四位異步二進制加法計數器的狀態轉換表計數器的狀態轉換圖和時序圖分別如圖5―18和圖5―19所示。在圖5-19中,為了簡單起見,忽略各個觸發器狀態變化的延時。可以看到,此時異步二進制加法計數器的時序圖和圖5-2所示的同步二進制加法計數器的時序圖相同。實際上,如果考慮延時,兩者的時序圖是有所差別的。圖5―18圖5―17所示四位異步二進制加法計數器的狀態轉換圖圖5―19圖5―17所示四位異步二進制加法計數器的時序圖

2.異步二進制減法計數器按照二進制數規律對時鐘脈沖進行遞減計數的異步電路稱為異步二進制減法計數器。圖5―20所示電路是由四個下降沿動作的JK觸發器構成的四位異步二進制減法計數器。圖5―20四位異步二進制減法計數器由圖5―20所示電路,我們可以寫出下列方程:時鐘方程:輸出方程:驅動方程:

J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1狀態方程:CP0(即CP)為下降沿時CP1(即Q0)為下降沿時CP2(即)為下降沿時CP3(即)為下降沿時由圖5―20中可以看出,只有當CP為下降沿時,Q0才可能變化;只有當Q0由1變為0時,Q1才可能變化;只有當Q1由1變為0時,Q2才可能變化;只有當Q2由1變為0時,Q3才可能變化。表5―6所示是它的狀態轉換表。狀態轉換圖和時序圖分別如圖5―21和圖5―22所示。表5―6圖5―20所示四位異步二進制減法計數器的狀態轉換表圖5―21圖5―20所示四位異步二進制減法計數器的狀態轉換圖圖5―22圖5―20所示四位異步二進制減法計數器的時序圖

3.異步十進制加法計數器按照十進制數規律對時鐘脈沖進行遞增計數的異步電路稱為異步十進制加法計數器。圖5―23所示電路是由四個下降沿動作的JK觸發器構成的異步十進制加法計數器。圖5―23異步十進制加法計數器圖5―23所示電路的方程如下：時鐘方程:

CP0=CP,CP1=Q0,CP2=Q1,CP3=Q0輸出方程:

C=Qn3Qn0驅動方程:

CP0(即CP)為下降沿時

CP1(即Q0)為下降沿時

CP2(即Q1)為下降沿時

CP3(即Q0)為下降沿時根據以上方程,可以得出圖5―23所示電路的狀態轉換表和狀態轉換圖,分別如表5―7和圖5―24所示。圖5―25所示是初始狀態為0000時的時序圖。裝態方程：圖5―24圖5―23所示異步十進制加法計數器的狀態轉換圖圖5―25圖5―23所示異步十進制加法計數器的時序圖表5―7圖5―23所示異步十進制加法計數器的狀態轉換表

4.異步十進制減法計數器按照十進制數規律對時鐘脈沖進行遞減計數的異步電路稱為異步十進制減法計數器。圖5―26所示電路是由四個下降沿動作的JK觸發器構成的異步十進制減法計數器。圖5―26異步十進制減法計數器由圖5―26可以得到以下方程:

時鐘方程:

輸出方程:驅動方程:狀態方程:CP0(即CP)為下降沿時CP1(即)為下降沿時CP2(即)為下降沿時CP3(即)為下降沿時表5―8所示是電路的狀態轉換表;圖5―27是它的狀態轉換圖;圖5―28是初始狀態為0000時的時序圖。圖5―27圖5―26所示異步十進制減法計數器的狀態轉換圖圖5―28圖5―26所示異步十進制減法計數器的時序圖表5―8圖5―26所示異步十進制減法計數器的狀態轉換表

5.1.3MSI計數器模塊及應用

1.74163MSI計數器模塊

74163是中規模集成四位同步二進制加法計數器,計數范圍是0~15。它具有同步置數、同步清零、保持和二進制加法計數等邏輯功能。圖5―29（a）和（b）分別是它的國標符號和慣用模塊符號;表5―9為功能表;圖5―30是它的時序圖。圖5―2974163MSI四位同步二進制加法計數器（a）國標符號;（b）慣用模塊符號表5―974163MSI四位同步二進制加法計數器功能表圖5―3074163MSI四位同步二進制加法計數器的時序圖在圖5―29中,CLK是時鐘脈沖輸入端,上升沿有效;

是低電平有效的同步清零輸入端;是低電平有效的同步置數輸入端;EP和ET是兩個使能輸入端;D0、D1、D2、D3是并行數據輸入端;Q0、Q1、Q2、Q3是計數器狀態輸出端;CO是進位信號輸出端,當計數到1111狀態時,CO為1。表5―9所示的功能表中列出了74163的工作模式：當,CLK上升沿到來時,計數器的四個輸出端被同步清零。當

,CLK上升沿到來時,計數器的四個輸出端被同步置數。當、EP=0、ET=1,CLK上升沿到來時,計數器的四個輸出端保持不變,CO輸出端也保持不變。當、ET=0,CLK上升沿到來時,計數器的四個輸出端保持不變,CO輸出端被置零。當、EP=1、ET=1,CLK上升沿到來時,電路按二進制加法計數方式工作。

2.74160MSI計數器模塊

74160是中規模集成8421BCD碼同步十進制加法計數器,計數范圍是0~9。它具有同步置數、異步清零、保持和十進制加法計數等邏輯功能。74160的國標符號和慣用模塊符號分別如圖5―31（a）和（b）所示。圖5―3174160MSI四位同步十進制加法計數器（a）國標符號;（b）慣用模塊符號

74160的是低電平有效的異步清零輸入端,它通過各個觸發器的異步復位端將計數器清零,不受時鐘信號CLK的控制。74160其他輸入、輸出端的功能和用法和74163的對應端相同。

表5―10是74160的功能表,它和表5―9所示的74163功能表基本相同。不同之處為:74160是異步清零而74163為同步清零;74160是十進制計數而74163為二進制計數。74160的時序圖如圖5―32所示。表5―1074160MSI四位同步十進制加法計數器功能表圖5―3274160MSI四位同步十進制加法計數器的時序圖

3.74191MSI計數器模塊

74191是中規模集成四位單時鐘同步二進制加/減可逆計數器,計數范圍是0~15。它具有異步置數、保持、二進制加法計數和二進制減法計數等邏輯功能。圖5―33（a）和（b）分別是它的國標符號和慣用模塊符號。圖5―3374191MSI四位單時鐘同步二進制加/減可逆計數器（a）國標符號;（b）慣用模塊符號

LD是低電平有效的異步置數控制端。是使能輸入端,低電平有效。/D是加/減控制端,當U/D=0時,作加法計數;當U/D=1時,作減法計數。C/B是進位/借位輸出端,計數器作加法計數且Q3Q2Q1Q0=1111時,C/B=1,表示有進位輸出;計數器作減法計數且Q3Q2Q1Q0=0000時,C/B=1,表示有借位輸出。是串行時鐘輸出端,用于多個芯片的級聯擴展,在計數工作模式（=0）下,當C/B=1時,與計數脈沖相同。表5―11為74191的功能表;圖5―34是它的時序圖。表5―1174191MSI四位單時鐘同步二進制加/減可逆計數器功能表圖5―3474191MSI四位單時鐘同步二進制加/減可逆計數器的時序圖

4.用MSI計數器模塊構成任意進制計數器

利用MSI計數器模塊的清零端和置數端,結合MSI計數器模塊的串接,可以構成任意進制的計數器。假設已有N進制的計數器模塊,要構造M進制的計數器,當N>M時,只用一個MSI計數器模塊即可;當N<M時,必須要用多個MSI計數器模塊進行串接。下面分別來討論這兩種情況。

1)已有計數器的模N大于要構造計數器的模M

當已有計數器的模N大于要構造計數器的模M時,要設法讓計數器繞過其中的N-M個狀態,提前完成計數循環,實現的方法有清零法和置數法。清零法是在計數器尚未完成計數循環之前,使其清零端有效,讓計數器提前回到全0狀態。

置數法是在計數器計數到某個狀態時,給它置入一個新的狀態,從而繞過若干個狀態。計數器模塊的清零和置數功能有同步和異步兩種不同的方式,相應的轉換電路也有所不同。要讓計數器繞過SM狀態而從SM-1狀態轉到另一個狀態時,如果是同步清零或同步置數方式,就要在SM-1狀態時使計數器的同步清零端或同步置數端有效,這樣，在下一個計數脈沖到來時,計數器轉為全0狀態或預置的狀態而非SM狀態，如果是異步清零或異步置數方式,則要在SM狀態時才使計數器的異步清零端或異步置數端有效,此時，計數器立即被清零或置數,SM狀態只會維持很短的時間,不是一個穩定的計數狀態。

【例5.1】

用74163構造十五進制加法計數器。

解74163是具有同步清零和同步置數功能的四位二進制加法計數器,它的計數循環中包含16個狀態,因此又稱十六進制計數器。用74163構造十五進制加法計數器就是要提前一個狀態結束計數循環,使狀態1110的下一個狀態改為0000而非原來的1111,如圖5―35所示。

圖5―35十六進制加法轉換為十五進制加法的狀態轉換示意圖由于74163同時具有清零和置數功能,因此既可以采用清零法也可以采用置數法。如果采用清零法,當狀態為1110時,要使74163的同步清零輸入端CLR變為低電平,當下一個脈沖到來時,計數器被清零,回到0000狀態。此時，清零輸入端CLR變回高電平,計數器又回到計數工作模式重新開始計數。用清零法將74163構造成十五進制加法計數器的電路連接圖如圖5―36（a）所示。如果采用置數法,當狀態為1110時,要使74163的同步置數輸入端LD變為低電平,并行數據輸入端D0、D1、D2、D3都接0,當下一個脈沖到來時,計數器被置為0000狀態。此時，置數輸入端LD變回高電平,計數器又回到計數工作模式重新開始計數。用置數法將74163構造成十五進制加法計數器的電路連接圖如圖5―36（b）所示。圖5―36用74163構造十五進制加法計數器（a）同步清零法;(b)同步置數法

【例5.2】

用74160構造八進制加法計數器。

解:74160是具有異步清零和同步置數功能的十進制加法計數器,它的計數循環中包含10個狀態。因此,用74160構造八進制加法計數器時,要使它提前兩個狀態結束計數循環,使狀態0111的下一個狀態改為0000而非原來的1000,如圖5―37所示。

圖5―37十進制加法轉換為八進制加法的狀態轉換示意圖如果采用清零法,由于74160是異步清零,即當清零輸入端變為低電平時,計數器馬上被清零,回到0000狀態,而無需等到下一個脈沖到來。因此,應該在1000狀態而非0111狀態時使清零輸入端為低電平。如果在0111狀態時清零輸入端為低電平,則0111狀態只能維持很短的時間而不能作為一個穩定的有效計數狀態。用清零法將74160構造成八進制加法計數器的電路連接圖如圖5―38（a）所示。如果采用置數法,由于74160是同步置數,當狀態為0111時,就要使74160的置數輸入端變為低電平。圖5―38（b）所示為用置數法將74160構造成八進制加法計數器的電路連接圖。圖5―38用74160構造八進制加法計數器（a）異步清零法;(b)同步置數法

2)已有計數器的模N小于要構造計數器的模M

當已有計數器的模N小于要構造計數器的模M時,如果M可以表示為已有計數器的模的乘積,則只需將計數器串接起來即可,無需利用計數器的清零端和置數端;如果M不能表示為已有計數器的模的乘積,則不僅要將計數器串接起來,還要利用