第四章組合邏輯電路(2)重點：1.會分析和設計簡單的組合邏輯電路；2.理解加法器、編碼器、譯碼器、數據選擇器等常用邏輯部件的工作原理和邏輯功能；3.掌握加法器、編碼器、譯碼器、數據選擇器等各種常用邏輯部件的數字集成電路的使用方法。1二、譯碼器1.譯碼器的概念譯碼——是編碼的反過程，將二進制碼重新譯成某種信號并輸出。譯碼器——具有譯碼功能的邏輯電路。2n個輸出n位輸入譯碼器輸入二進制代碼輸出上下電平信號2.譯碼器的分類

(1)二進制譯碼器(2~4線譯碼,3~8線譯碼,4~16線譯碼)(2)二~十進制譯碼器23、二線~四線譯碼器的設計將2位二進制碼譯成對應的4個輸出信號,步驟如下:(1)確定輸出信號(端)的個數m(m=2n)2位二進制碼n=2,22=4,需要4個輸出信號(端)來區別。(2)列譯碼表(真值表)設:A1

A0為2位二進制碼輸入端;Y0~Y3為4個信號輸出端。01110001011100110101001E11Y201Y3111111××Y0Y1A0A1“-〞代表低電平有效同理推出：(3)列寫邏輯式并化簡使能端:輸入0時譯碼3(4)據邏輯式畫邏輯圖111EA1

A0&&&A0

A1E&74139A1A04(5)雙2~4線集成電路譯碼器74HC139

①74HC139邏輯圖GND1Y31Y21Y11Y01A11A01E876543212Y22Y32Y12Y02A12A02E+UCC10916151413121174HC139Y0Y1Y2Y3EA0A111111&&&&②74x139的引腳圖輸入輸出使能端一片74HC139中含兩個2-4線譯碼器5③74HC139的邏輯符號④74HC139的真值表(低電平有效)01110001011100110101001E11Y201Y3111111××Y0Y1A0A174139A1A0使能端E:

譯碼器在E=0時工作,E=1時不工作。⑤74HC139的邏輯表達式輸入輸出使能6用2-4線譯碼器74HC139產生一組多輸出函數。解：參考上頁的邏輯式：可知：當⑥74HC139譯碼器的應用例17接線圖Z2Z1A1A0A1A0＆＆84、3~8線集成電路譯碼器74HC138

——3~8線譯碼器的設計過程與2~4線完全相同。(1)74HC138邏輯圖——P146圖4.4.9(a)(2)74HC138的引腳圖A0A1A2E1E2E3Y7GND8765432110916151413121174HC138VCCY0Y1Y2Y3Y4Y5Y6(3)74HC138的邏輯符號74HC138E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7輸入輸出使能9(4)74HC138的真值表(低電平有效)×1×××10××100100100100100100100100E3E2E1輸出輸入1111111111111111111111110111111110111111110111111110111111110111111110111111110111111110×××××××××000001010011100101110111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0返回數據分配器(5)74HC138的邏輯表達式10(5)74HC138的邏輯表達式返回數據分配器11用3/8線譯碼器74HC138實現如下邏輯函數：F=AB+BC+CA怎么做？(6)74HC138譯碼器的應用——實現組合邏輯函數例1解：1ABC——E1=0,E2=0,E3=1A接到A2端,B接到A1端,C接到A0端74138E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y774138輸出變成……——Y0~Y7=各自輸入最小項的非12本例中：F=AB+BC+CA在前述接法下&F74138E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71ABC接線圖：13某組合邏輯電路的真值表，試用譯碼器74138和門電路設計該邏輯電路。解:AA2端,BA1端,CA0端輸出輸入001100101010101010011100000001010011100101110111L

FGA

BC例2——E1=0,E2=0,E3=114

用一片74138加三個與非門就可實現該組合邏輯電路。可見，用譯碼器實現多輸出邏輯函數時，優點更明顯。E3E2E1接線圖：15用兩片74138擴展為4線—16線譯碼器例3譯碼器的擴展E3E2E1E3E2E1165、二~十進制集成譯碼器74HC42

——將4位8421BCD碼譯成對應的10個輸出信號。(1)74HC42的邏輯圖17(2)74HC42的真值表(低電平有效)輸出BCD輸入01111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111101111111111111111111111111111111111111111111111111111111111110000000100100011010001010110011110001001101010111100110111101111Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9A3A2A1A018(3)74HC42的邏輯表達式Y0Y1Y2Y3Y4Y5Y6Y7Y8Y974HC42A0A1A2A3(4)74HC42的的引腳圖和邏輯符號Y0Y1Y2Y3Y4Y5Y6GND8765432110916151413121174HC42VCCA0A1A2A3Y9Y8Y7輸入輸出196、七段顯示譯碼器

——將4位8421碼(BCD碼)譯成對應的十進制數,并能用顯示器顯示出來的電路。顯示器不同,譯碼電路也不同。數字顯示器分類：

按顯示方式分:有字型重疊式、點陣式、分段式等。

按發光物質分:有發光二極管(LED半導體數碼管)式、輝光式、熒光式、液晶顯示等。(1)七段式LED顯示器LED顯示器有兩種結構：共陰極—— 各發光段輸入“1〞亮。此時公共端“com〞應接地。共陽極——各發光段輸入“0〞亮。此時公共端“com〞應接高電平(電源)。gfababcdfgecomedcDPcomDP20(2)譯碼器與七段顯示器的連接關系①譯碼器輸出為七段顯示器的輸入。②譯碼器a~g七個輸出的上下電平不同，顯示器顯示的字符就不同。譯碼器

comabcdefgA

B

C

D接地(共陰極)接電源(共陽極)二進制碼輸入端21(3)共陰極七段顯示器的譯碼器如何設計？共陰極(輸入高電平亮)七段顯示器工作原理:abcdefg1111110011000011011011000111abcdfge第一步：確定譯碼器輸出信號的個數m驅動七段顯示器,譯碼器需要7個輸出信號。第二步：列譯碼表(真值表)設:A4~A1為4位8421碼輸入端;a~g

為7個信號輸出端。22gfedcbaA4A3A2A1a

b

c

d

e

fg

000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119輸入輸出顯示數碼共陰極七段顯示器的譯碼器的真值表23譯碼器bfacdeg+5VA1A2A3A4第三步：列邏輯式并化簡(略)第四步：畫圖(略)共陰極七段譯碼器、顯示器的接線示意圖：24abcdfge(4)共陽極七段顯示器的譯碼器如何設計？共陽極(輸入低電平亮)七段顯示器工作原理:abcdefg000000110011110010010第一步：確定譯碼器輸出信號的個數m驅動七段顯示器,譯碼器需要7個輸出信號。第二步：列譯碼表(真值表)設:(D~A)為4位8421碼輸入端;a~g

為7個信號輸出端。25共陽極七段顯示器的譯碼器的真值表gfedcbaD

C

B

Aa

b

c

d

e

fg

000000000010000110011111001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009輸入輸出顯示數碼26譯碼器bfacdeg+5VA

B

C

D+U第三步：列邏輯式并化簡(略)第四步：畫圖(略)共陽極七段譯碼器、顯示器的接線示意圖：27(5)CMOS七段顯示器(共陰極)的集成譯碼器74HC4511——將4位8421BCD碼譯成對應的十進制數，并能驅動共陰極七段顯示器，顯示出對應的符號。①74HC4511的引腳圖

LT

abcdefgBL

74HC4511

LED3D2D1D0③74HC4511的真值表②74HC4511的邏輯符號D1D2LTBLLED3D0GND8765432110916151413121174HC4511VCCf

gabcde輸入輸出使能28十進制數輸入輸出字形LEBLLTD3D2D1D0abcdefg00110000111111001011000101100001201100101101101230110011111100134011010001100114501101011011011560110110001111167011011111100007801110001111111890111001111101191001110100000000熄滅1101110110000000熄滅1201111000000000熄滅1301111010000000熄滅1401111100000000熄滅1501111110000000熄滅燈測試××0××××11111118滅燈×01××××0000000熄滅鎖存0→111××××*取決于LE=0→1瞬間的輸入*2974HC4511控制端的邏輯功能：

(a)試燈輸入端LT。當LT=0時，無論輸入怎樣，a～g輸出全1，數碼管七段全亮。由此可以檢測顯示器七個發光段的好壞。

(b)滅燈輸入端BL。當BL=0,且LT=1時,無論輸入怎樣，a～g輸出全0，數碼管七段全滅。該端用于不必要顯示的0熄滅。如：03.50,顯示3.5即可。

(c)鎖存輸入端LE。當BL=LT=1時,若LE從0→1,0→1這一瞬間的輸入碼被鎖存，使輸出不再隨輸入變化而變化，顯示值被定住。30④74HC4511的應用與接線用74HC4511組成兩位數字譯碼顯示器。例4

LT

abcdefgBL

74HC4511

LED3D2D1D0

abcdefg1

0

LT

abcdefgBL

74HC4511

LED3D2D1D0

abcdefg110≥1(十位輸入端)s3s2s1s0

(個位輸入端)g3g2g1g0熄滅最高位上的“0〞31使能端多路選擇器多路分配器發送端接收端IYD0D1D2D3ENA1A0傳輸線A0A1Y0Y1Y2Y3EN數據選擇控制數據分配控制三、數據分配器在數字電路中,當需要進行遠距離多路數字傳輸時,為了減少傳輸線的數目,多個發送端常通過一條公共傳輸線,用多路選擇器分時發送數據到接收端,接收端利用多路分配器分時將數據分配給各路接收端,原理如下圖。1.數據分配器的概念——將一路輸入數據根據地址選擇碼分配給多路數據輸出中的某一路輸出。322.數據分配器的設計——數據分配器可用譯碼器來實現。用譯碼器74HC138設計一個“1線-8線〞數據分配器例1輸出地址選擇信號D0=DD1=DD2=DD3=DD4=DD5=DD6=DD7=D000001010011100101110111A2A1A0Y0Y1Y2Y3Y4Y5Y6Y774HC138E3E2E1A2A1A0地址輸入D數據輸入END0D1D2D3D4D5D6D774HC138真值表74HC138邏輯式如當EN=1,A2A1A0=101時：—=E1=D輸出33四、數據選擇器1.數據選擇器的概念——根據地址選擇碼從多路輸入數據中選擇一路，送到輸出。2.“4選1〞數據選擇器的設計“4選1〞數據選擇器的設計步驟如下：(1)確定地址選擇碼的位數n(待選數據m≤2n)4個待選數據，需要22=4個地址碼、即2位二進制數據來區別。(2)列真值表D3~D0:為4路數據輸入端;A1、A0:為地址選擇碼輸入端；Y:為1路輸出端。———E

:為使能端。E=0時工作，E=1時不工作。34(3)列寫邏輯式并化簡0××××××101×××0×××10001×0×××1××1001××0×××1×010000E11A1A0輸出輸入010×××1×××YD3D2D1D0

D0D1D2D335E(4)據邏輯式畫邏輯圖E=1時“與”門被封鎖，選擇器不工作。E=0時“與”門打開，選擇器工作。這時由控制端A1A0決定選擇哪一路數據輸出。100D201011001多路選擇器廣泛應用于多路模擬量的采集及A/D轉換器中。363、雙4選1數據選擇器74HC153——內含兩個4選1數據選擇器。(1)74HC153的邏輯圖——上頁圖示。(2)74HC153的引腳圖1EA11D31D21D11D01Y地16151413121110974HC153(雙4選1)12345678UCC2EA02D32D22D12D02YD3~D0:為數據輸入端;A1~A0:為地址碼輸入端;

Y:為輸出端；E

:為使能端。(3)74HC153的符號Y74HC153E

A1A0D0D1D2D337(4)74HC153的真值表D3110D2010D1100D000001YA0A1E輸出選通使能Y74HC153E

A1A0D0D1D2D3(5)74HC153的邏輯式38(6)74HC153的應用如：A2A1A0=010,輸出選中1D2路的數據信號。用74HC153構成具有8選1功能的數據選擇器例1CT74LS153(雙4選1)2D32D22D12D02YA02EUCC1514131211109161EA11D31D21D11D01Y地13245678A01A1A2≥1Y394、8選1集成數據選擇器74HC151(1)74HC151的邏輯圖——P155ES0S1S2D0D1D2D3D4D5D6D7ES0S1S2(2)74HC151的引腳圖Y74HC151ES2S1S0D0D1D2D3D4D5D6D7(3)74HC151的符號輸出輸入使能40(4)74HC151的真值表D71110D60110D51010D40010D31100D20100D11000D0000001YS0S1S2E輸出選擇選通(5)74HC151的邏輯式Y74HC151ES2S1S0D0D1D2D3D4D5D6D741(6)74HC151的應用①數據選擇器的通道擴展例2用兩片74151組成“16選1〞數據選擇器。解：ES2S1S0ES2S1S042②實現組合邏輯函數(a)邏輯函數的變量個數=數據選擇器的地址變量個數用8選1數據選擇器74151實現邏輯函數：L=AB+BC+AC解：將邏輯函數轉換成最小項表達式：例3—假設ABC接到74151的S2S1S0,74151的E端接地：74151輸出變成74151邏輯式：43ES2S1S0數據選擇器的輸出Y與邏輯函數L相等。由此畫出連線圖。假設此時取:D3=D5=D6=D7=1,D0=D1=D2=D4=0,74151輸出：—當ABC接到74151的S2S1S0,74151的E端接地時,74151輸出變成44實現4變量組合時，要用8選1數據選擇器，方法是把函數的3個輸入變量加在地址碼輸入S2S1S0，函數的第4個變量那么應根據代數比較的結果，加在8個數據輸入端D0~D7中。用8選1數據選擇器74151實現邏輯函數：解:將函數化成：例4

—將ABC接到地址輸入端S2S1S0,E端接地，(b)邏輯函數的變量個數＞數據選擇器的地址變量個數74151數據選擇器的邏輯式變為:45為使數據選擇器的輸出Y與L相等，經比較應當取：由此畫出連線圖：Y74HC151ES2S1S0D0D1D2D3D4D5D6D7LABC1D10—D0=D,D1=D,D2=1,D3=0—D4=D,D5=D,D6=1,D7=0而邏輯函數：46試用4選1數據選擇器實現邏輯函數：例5將AB接到地址輸入端A1A0,根據4選1數據選擇器的邏輯式:解：當把AB接入A1A0時，邏輯函數可轉換成D0=0,D3=1,D1=C,D2=C時，數據選擇器的輸出Y與L相等。由此畫出連線圖。47五、數值比較器1.數值比較器的概念——比較兩組位數相同的二進制數的大小。2.1位數值比較器的設計(1)確定輸出端的數目兩組數據比較后應區別出大于、小于、等于，因此，有三個輸出端。(2)列真值表A、B:為待比較的輸入數據;FA＞B、FA＜B、FA＝B:為輸出。輸入輸出ABFA＞BFA＜BFA=B0001101100101010000148(3)列寫邏輯式并化簡輸入輸出ABFA＞BFA＜BFA=B00011011001010100001(4)據邏輯式畫邏輯圖FA＞BFA＝BFA＜B1位數值比較器AB(5)符號493.兩位數值比較器的設計(1)列真值表A1A0、B1B0:為待比較的兩組輸入數據;FA＞B、FA＜B、FA＝B:為輸出。其中：A1B1用一個1位的數值比較器進行比較,輸出三種結果:FA1＞B1、FA1＜B1、FA1＝B1A0B0用另一個1位數值比較器進行比較,輸出三種結果:FA0＞B0、FA0＜B0、FA0＝B0得真值表：(下一頁〕50(2)列寫邏輯式并化簡

FA＞B＝FA1＞B1＋FA1＝B1·FA0＞B0FA＜B＝FA1＜B1＋FA1＝B1·FA0＜B0FA＝B＝FA1＝B1·FA0＝B0輸入輸出A1B1A0B0FA＞BFA＜BFA＝BA1＞B1×100A1＜B1×010A1＝B1A0＞B0100A1＝B1A0＜B0010A1＝B1A0＝B000151(3)據邏輯式畫邏輯圖FA＞B＝FA1＞B1＋FA1＝B1·FA0＞B0FA＜B＝FA1＜B1＋FA1＝B1·FA0＜B0FA＝B＝FA1＝B1·FA0＝B0FA1＞B1FA1＝B1FA1＜B1FA0＞B0FA0＝B0FA0＜B0＆＆＆≥11位數值比較器1位數值比較器≥1FA＞BFA＜BFA＝BA1B1A0B0524.集成數值比較器74HC85——4位