第五講存儲器系統內容提要一、存儲器系統概述二、隨機讀寫存儲器RAM三、只讀存儲器ROM四、存儲器系統設計一、存儲器系統概述第五講存儲器系統主要內容：微型機的存儲系統；半導體存儲器分類及特點；半導體存儲器的主要性能指標；半導體存儲器的基本結構；1.1微型機的存儲系統

微機中能夠存儲數據的地方有：內存、高速緩存、磁盤、光盤等。這些器件都可以稱之為存儲器。

將兩個或兩個以上速度、容量和價格各不相同的存儲器用軟件、硬件或軟硬件相結合的方法連接起來，就構成一個存儲(器)系統。

目的：使系統的存儲速度接近最快的存儲器，容量接近最大的存儲器。第五講存儲器系統微機中存在兩種存儲系統：Cache存儲系統主存儲器高速緩沖存儲器虛擬存儲系統主存儲器磁盤存儲器解決速度問題解決容量問題微機中擁有不同類型的存儲部件，其具有層次結構。通用寄存器堆(組)暫存器等高速緩存主存儲器聯機外存儲器脫機外存儲器快慢小大容量速度CPU內核由上至下容量越來越大，但速度越來越慢。第五講存儲器系統1.2半導體存儲器分類及特點存儲器分內存(儲器)、外存(儲器)內存——存放當前運行的程序和數據。特點：快，容量小，隨機存取，CPU可直接訪問。通常由半導體存儲器構成RAM、ROM外存——存放非當前使用的程序和數據。特點：慢，容量大，順序存取/塊存取。需調入內存后CPU才能訪問。通常由磁、光存儲器構成，也可以由半導體存儲器構成磁盤、磁帶、CD-ROM、DVD-ROM、U盤等第五講存儲器系統半導體存儲器由能夠表示二進制數0和1的、且具有記憶功能的一些半導體器件組成，如觸發器、MOS管的柵極電容等。能存放一位二進制數的半導體器件稱為一個存儲元。若干存儲元構成一個存儲單元。分類RandomAccessMemoryReadOnlyMemory第五講存儲器系統

根據存儲器芯片內部基本單元電路的結構不同，RAM又分為：隨機讀寫存儲器RAM(2)動態隨機讀寫存儲器D(ynamic)RAM雙穩態觸發器電路構成。速度快，容量小。用電容存儲信息，速度慢，集成度高，容量大。但電容有漏電存在，需要定時“刷新”。(3)非易失性隨機讀寫存儲器N(on)V(olatile)RAM存儲電路由SRAM和E2PROM共同構成。正常運行時同SRAM；掉電或電源故障SRAM信息自動保護到E2PROM。(1)靜態隨機讀寫存儲器S(tatic)RAM第五講存儲器系統（1）掩膜式ROM采用掩膜工藝（即光刻圖形技術）一次性由生產廠家直接寫入的。（2）可編程PROM熔絲斷開和接通存儲信息，用戶通過編程只能寫一次，不能擦除和改寫。（3）可擦除可編程ROM（EPROM）是紫外線EPROM，照15～20min擦除，寫入要專用編程器。（4）電可擦除可編程ROM（E2PROM）在線E2PROM，編程改寫不需專用設備，某引腳上加規定電壓即可。（5）閃速存儲器FLASH（FlashMemory）類似E2PROM，擦寫速度快，按塊擦寫。只讀存儲器ROM第五講存儲器系統1.3半導體存儲器的主要性能指標存儲容量：存儲單元個數M×每單元位數N。例如：SRAM6264容量為：8K*8 DRAMIntel2164容量為：64K*1存取時間：從啟動讀(寫)操作到操作完成的時間(ns)。存取周期：兩次獨立的存儲器操作所需的最小時間間隔。平均故障間隔時間MTBF（可靠性）功耗(mw毫瓦)：動態功耗、靜態功耗性能/價格比

盡量選用存儲容量大的芯片，以減少總芯片數。CPU讀寫存儲器的時間必須大于存儲芯片的存取時間MeanTimeBetweenFailure第五講存儲器系統1.4半導體存儲器的基本結構存儲器邏輯結構示意圖第五講存儲器系統存儲器物理結構圖(紅色虛線內部分)組成部分包括：地址寄存器、地址譯碼器、存儲體、讀寫驅動電路、數據寄存器和讀寫控制邏輯電路等。第五講存儲器系統存儲體

是存儲器中存儲信息的實體，是存儲元的集合體。存儲元是存儲一位二進制“0”或“1”的基本存儲電路。

存儲體內存儲元采用二維排列結構，有兩種方式：字(8位)結構和(1)位結構。

如對于1024個存儲元，其兩種排列方式如下所示：┋┋┋┋27=1287位地址線8位數據線┋210=102410位地址線1位數據線第五講存儲器系統地址譯碼器單譯碼方式接受CPU的地址信息，譯碼選中內某存儲單元。雙譯碼方式根據其個數分兩種：結構簡單，但輸出條數太多(1024條)輸出條數減少(64條),結構復雜讀／寫控制電路接收CPU傳來的控制命令，產生相應時序信號對存儲器進行讀/寫控制。內容提要一、存儲器系統概述二、隨機讀寫存儲器RAM三、只讀存儲器ROM四、存儲器系統設計二、隨機讀寫存儲器RAM第五講存儲器系統要求掌握：SRAM與DRAM的主要特點典型存儲器芯片及其與系統的連接存儲器擴展技術2.1靜態存儲器SRAM特點：用雙穩態觸發器存儲信息。(P199)速度快（<5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機中，SRAM常用作高速緩沖存儲器Cache。對容量為M*N的SRAM芯片，其地址線數=㏒2M；數據線數=N。反之，若SRAM芯片的地址線數為K，則可以推斷其單元數為2K個。第五講存儲器系統2.2典型SRAM芯片CMOSRAM芯片6264（8KB）：主要引腳功能工作時序與系統的連接使用常用典型的SRAM芯片有6116（2K*8）、6264（8K*8）、62256（32K*8）等。SRAM6264芯片外部引線圖地址線：A0～A12數據線：D0～D7輸出允許信號：OE寫允許信號：WE選片信號：CS1、CS2或CE1、CE2/CE1/CE2第五講存儲器系統6264的工作過程：讀操作：地址；CS1=0、CS2=1；OE=0，WE=1；數據寫操作：地址；數據；CS1=0、CS2=1；OE=*，WE=06264芯片與系統的連接┋D0~D7A0A12┋WEOECS1CS2譯碼電路┋8288總線控制器(最大模式)MWTCMRDC高位地址信號A0A12D0~D7┋系統側芯片側存儲器寫控制存儲器讀控制第五講存儲器系統譯碼電路

將輸入的一組高位地址信號通過變換，產生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內存中的地址范圍。全地址譯碼

低位地址線直接接存儲器芯片的地址線；剩余的全部高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據一個惟一的內存地址。存儲器芯片譯碼器低位地址高位地址全部地址片選信號存儲器芯片存儲器芯片第五講存儲器系統全地址譯碼例子6264芯片的地址范圍：F0000H～F1FFFH111100000……00

～11……11A19A18A17A16A15A14A13A12～A0D7～D0高位地址線全部參加譯碼#CS16264A12～A0D7～D0#OE#WE&≥1部分地址譯碼用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中的存儲器芯片占有幾組不同的地址范圍；下例使用高6位地址作為譯碼信號，從而使被選中芯片的每個單元都占有兩個地址，即這兩個地址都指向同一個單元。部分地址譯碼例子兩組地址：A18=1：

F0000H～F1FFFHA18=0：

B0000H～B1FFFHA19A17A16A15A14A13&≥1高位地址線部分參加譯碼，除A186264CS1第五講存儲器系統第五講存儲器系統應用舉例

將SRAM6264芯片與系統連接，使其地址范圍為：38000H～39FFFH，使用74LS138譯碼器構成譯碼電路。片選信號輸出譯碼允許信號地址信號輸入（接到不同的存儲體上）74LS138邏輯圖：Y0#G1Y1#G2AY2#G2BY3#Y4#C

Y5#BY6#AY7#第五講存儲器系統74LS138的真值表：（注意：輸出低電平有效）可以看出，當譯碼允許信號有效時，Yi是輸入C、B、A的函數，即Y=f(C,B,A)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100CBAG1G2AG2BY7Y6Y5Y4Y3Y2Y1Y0第五講存儲器系統與系統連接的示意圖（全地址譯碼）┋A0A12MWTCMRDCA19A18A14A13A17A16A15D0~D7D0~D7A0A12┋WEOECS1CS2VCCG1G2AG2BCBA&&Y0地址范圍為：38000H~39FFFH第五講存儲器系統與系統連接的示意圖（部分地址譯碼）┋A0A12MWTCMRDCD0~D7A19A14A13A17A16A15D0~D7A0A12┋WEOECS1CS2VCCA18不參加譯碼：地址范圍為：38000H~39FFFH或78000H~79FFFHG1G2AG2BCBA&&Y0第五講存儲器系統2.3動態存儲器DRAM

存儲元主要由電容構成，由于電容存在的漏電現象而使其存儲的信息不穩定，故DRAM芯片需要定時刷新，相應的外圍電路較復雜；定時刷新間隔一般為幾微秒～幾毫秒；集成度高（存儲容量大，可達1Gbit/片以上），功耗低，但速度慢（10ns左右）；DRAM在微機中應用非常廣泛，如微機的內存條、顯存等。特點：2.4典型DRAM芯片2164第五講存儲器系統容量：64K*1采用行地址和列地址來確定一個單元；行列地址分時傳送，共用一組地址信號線；地址信號線的數量僅為同等容量SRAM芯片的一半；10001000256列地址256行地址第五講存儲器系統主要引線A0～A7：地址輸入線。分時復用。每次8位地址信號送到芯片上，分別為行地址和列地址，構成16位地址通過行列譯碼選中要尋址的單元。RAS：行地址選通信號，用于鎖存行地址；CAS：列地址選通信號；地址總線上先送行地址，后送列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中WE=O數據寫入WE=1數據讀出WE：寫允許信號DIN：數據輸入DOUT：數據輸出第五講存儲器系統DRAM的工作過程數據讀出：（1）行地址A0～A7，RAS有效，下降沿鎖存行地址；（2）列地址A0～A7，CAS有效，下降沿鎖存列地址；（3）保持WE=1，在CAS=0期間，DOUT端輸出并保持。第五講存儲器系統數據寫入：與數據讀出過程基本類似，區別是送完列地址后，要將WE端置為低電平，然后把要寫入的數據從DIN端輸入。刷新：將存放的每位信息讀出并重新寫入過程。（1）CAS=1，無效；（2）送行地址，RAS=0，有效；（3）芯片內刷新電路將所選行單元的信息刷新；（4）將行地址循環一遍，刷新整個芯片所有單元。 DRAM要求每隔2～8ms刷新一次，這個時間稱為刷新周期。在刷新期間，DRAM不能進行正常的讀寫操作的，是由刷新控制電路來保證。第五講存儲器系統DIN和Dout合并，一個有效時，另一個高阻態第五講存儲器系統2164在系統中的連接二選一的數據選擇器驅動器內容提要一、存儲器系統概述二、隨機讀寫存儲器RAM三、只讀存儲器ROM四、存儲器系統設計三、只讀存儲器ROM第五講存儲器系統掩模ROM一次性可寫PROM可讀寫ROM分類EPROM（紫外線擦除）EEPROM（電擦除）FlashMemory(閃存，電擦除)3.1、EPROM特點：可多次編程寫入掉電后內容不丟失內容的擦除需用紫外線擦除器典型芯片第五講存儲器系統3.1、EPROMEPROM2764(8K*8)EPROM引腳1、8K×8bit芯片，其引腳與SRAM6264完全兼容2、地址信號：A0～A123、數據信號：D0～D74、輸出允許信號：OE5、片選信號：CE6、編程脈沖輸入:PGM=0，編程輸入。讀操作時PGM=17、VCC=+5V，VPP=+21V（+12.5V，+15V，+25V）。VPP12822732642552462372282192010191118121713161415A12A7A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8NCPGMVCCA1A2A3A4A5A6指同時容納幾個方面。這里指先在6264上調試成功后，2764可直接插在原6264的插座上使用。工作方式第五講存儲器系統3.1、EPROM數據讀出：A0～A12，OE=CE=0，D0～D7編程寫入擦除：15～20分鐘，內容全為FFH標準編程：編程負脈沖50±5ms快速編程：編程負脈沖100μs，寫10次編程寫入的特點：每出現一個編程負脈沖就寫入一個字節數據三種第五講存儲器系統3.2、EEPROM特點：可在線編程寫入掉電后內容不丟失電可擦除E2PROM芯片2817A(2K×8bit)11根地址線（A0～A10）8位數據線（D0～D7）輸出允許信號（OE）寫允許信號（WE）片選信號（CE）狀態輸出端（READY/BUSY）引腳信號：典型芯片：Intel2817A第五講存儲器系統3.2、EEPROM數據讀出：編程寫入：擦除：字節寫入：A0～A10，CE=WE=OE=1，D0～

D7，BUSY=0，寫入一字節,寫入完成后BUSY=1字節擦除：一次擦除一個字節，每個字節編程前該單元的內容將自動刪除A0～

A10，CE=OE=0，WE=1，BUSY高阻，從D0～

D7讀出數據2817A工作方式三種第五講存儲器系統3.3、FlashMemory(EEPROM)特點：編程速度快，掉電后內容又不丟失。應用：構成存儲卡，BIOS，便攜式閃存硬盤、MP3等。典型芯片：AT29C010A由美國ATMEL公司生產，單一+5V閃存，容量1M1bit，分1024區128字節，速度快，功耗低。17根地址線A0～A16，A7～A16尋1024個分區地址，A0～A6尋各分區的128個字節單元8位數據線（I/O0～I/O7）輸出允許信號（OE）寫允許信號（WE）片選信號（CE）引腳信號：編程電壓VPP、工作電壓VCC均為+5V，VSS接地第五講存儲器系統3.3、FlashMemory(EEPROM)AT29C010A工作方式軟件數據保護：數據讀出：編程：字節裝載：A0～A16，CE=OE=0，WE=1，從I/O0～I/O7讀出數據裝入每一分區待編程的128字節數據或數據保護的軟件編碼。A0～A16，CE(或WE)=0，OE=1，數據在CE(或WE)上升沿時鎖存。以分區為單位進行再編程，一般在150s內結束裝入；編程周期開始，自動擦除分區內容，對鎖存的數據在定時器作用下編程。通過程序指令可以開啟或關閉軟件數據保護特性。內容提要一、存儲器系統概述二、隨機讀寫存儲器RAM三、只讀存儲器ROM四、存儲器系統設計四、存儲器系統設計第五講存儲器系統4.1、系統內存配置根據運行環境的需要，確定系統內存的最大容量。在容量確定之后，就是對特殊區域地址范圍的分配。如：ROM和RAM區域的設置主要包含兩個方面的配置：IBMPC/XT內存配置示意圖8086CPU的中斷服務程序入口地址固定存放在內存00000H～003FFH地址空間。第五講存儲器系統4.2、存儲器系統設計應注意的問題(1)CPU總線的負載能力(2)CPU時序和存儲器存取速度之間的配合(3)存儲器容量配置及地址分配計算機運行環境的需要；微處理器直接尋址范圍；ROM區的設置；特殊用途所規定的固定地址；(4)控制信號的連接第五講存儲器系統4.3、存儲器的擴展技術

用多片存儲芯片構成一個需要的內存空間，它們在整個內存中占據不同的地址范圍，任一時刻僅有一片（或一組）被選中——存儲器的擴展。位擴展：擴展每個存儲單元的位數；字擴展：擴展存儲單元的個數；字位擴展：擴展存儲單元的位數和存儲單元的個數。1、位擴展存儲器的存儲容量等于：

單元數×每單元的位數當構成內存的存儲器芯片的字長小于內存單元的字長時，就要進行位擴展，使每個單元的字長滿足要求。字節數字長位擴展例子用8片2164A(64K*1)芯片構成64KB存儲器。位擴展方法：將每片的地址線、控制線并聯，數據線分別引出；位擴展特點：存儲器的單元數不變，位數增加。第五講存儲器系統LS138A8～A192164A2164A2164ADBABD0D1D7A0～A7…譯碼輸出讀寫信號D0～D7A0～A7A0～A7A0～A19第五講存儲器系統2、字擴展地址空間的擴展。芯片每個單元中的字長滿足，但單元數不滿足；擴展原則：每個芯片的地址線、數據線、控制線并聯，僅片選端分別引出，以實現每個芯片占據不同的地址范圍。第五講存儲器系統字擴展例子用兩片64K×8位的SRAM芯片構成容量為128KB的存儲器。地址范圍分別為：20000H～2FFFFH和30000H～3FFFFH

Y0Y1Y1若138的輸出分別改為Y0和Y1，地址范圍又為多少呢？3、字位擴展根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求；若已有存儲芯片的容量為L×K，要構成容量為M×N的存儲器，需要的芯片數為：（M/L）×（N/K）。

用64K*1芯片構成256KB的內存，

計算所需的芯片數？第五講存儲器系統(256/64)*(8/1)=32第五講存儲器系統字位擴展例子構成2K×8的存儲器線選法第五講存儲器系統4.4、CPU(8086/8088)與存儲器的連接存儲芯片的類型及容量(三種擴展)譯碼方式的選擇(三種:全/部分地址、線選)例：8086/8088CPU配置16KB的EPROM，32KB的RAM，EPROM選用2764(8K*8)的芯片，RAM選用靜態6264(8K*8)構成擴充存儲器。要求：（1）ROM區地址：80000H-83FFFH；（2）RAM區地址：84000H-8BFFFH；（3）采用全譯碼方式。解：所需芯片數：

EPROM2764：16KB/8KB=2片

RAM6264：32KB/8KB=4片 分別以8088CPU和8086CPU來講，因為8086CPU要考慮奇偶分體。（1）8088CPU地址分配表：A19A18A17A16A15A14A13A12A1A0 1000000000 1000000111 1000001000 1000001111 1000010000 1000010111 1000011000 1000011111 1000100000 1000100111 1000101000 100010111180000H81FFFH8KB82000H83FFFH8KB84000H85FFFH8KB86000H87FFFH8KB88000H89FFFH8KB8KB8A000H8BFFFHM/IOROM區2764(1)2764(2)Y0Y1RAM區6264（1）6264（2）6264（3）6264（4）Y2Y4Y3Y5CBAG1G2AG2B用于片內A16接入74LS138的G2B端；A17

，A18或操作后接G2A

。CPU的低位地址線A12～A0接每片2764，6264的地址線A12～A0，用于片內尋址；地址總線連接CPU其余高位地址線A19～A13接入74LS138，其中A13，A14，A15接入74LS138譯碼器輸入端A，B，C；M/IO取反后同A19通過與操作后接入74LS138的G1端；數據線的連接

將存儲器分別與系統數據總線D7～D0相連，用于8088與存儲器之間進行字節或字傳送。6264芯片的CS1如上述地址分配表所示連接；CS2接入+5V電源；OE與CPU的RD相連；WE與CPU的WR相連。其連接邏輯電路如下所示。控制線的連接A19CED7OED0A0~A12CED7OED0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12D7~D0A12~A0A12~A0G1Y0G2AY1G2BY2CY3BY4AY5與A13A14A15A16A18M/IORDWR+5VA17或

M/IOA19A18A17A16A15A14A13A12A1A0 1000000000 1000001110 1000000001 1000001111 1000010000 1000011110 10000