電路常識性概念

電路常識性概念〔1〕-輸入、輸出阻抗

1、輸入阻抗

輸入阻抗是指一個電路輸入端的等效阻抗。在輸入端上加上一個電壓源U,

測量輸入端的電流I,則輸入阻抗Rin=u/I。你可以把輸入端想象成一個電阻的

兩端，這個電阻的阻值，就是輸入阻抗。

輸入阻抗跟一個普通的電抗元件沒什么兩樣，它反映了對電流阻礙作用的大

小。

對于電壓驅(qū)動的電路，輸入阻抗越大，則對電壓源的負載就越輕，因而就越

容易驅(qū)動，也不會對信號源有影響;而對于電流驅(qū)動型的電路，輸入阻抗越小，

則對電流源的負載就越輕。因此，我們可以這樣認為：如果是用電壓源來驅(qū)動的，

則輸入阻抗越大越好；如果是用電流源來驅(qū)動的，則阻抗越小越好〔注：只適合

于低頻電路，在高頻電路中，還要考慮阻抗匹配問題。另外如果要獲取最大輸出

功率時，也要考慮阻抗匹配問題。〕

2^輸出阻抗

無論信號源或放大器還有電源，都有輸出阻抗的問題。輸出阻抗就是一個信

號源的阻。本來，對于一個理想的電壓源〔包括電源〕，阻應(yīng)該為0,或理想電

流源的阻抗應(yīng)當為無窮大。輸出阻抗在電路設(shè)計最特別需要注意。

現(xiàn)實中的電壓源，則做不到這一點。我們常用一個理想電壓源串聯(lián)一個電阻

r的方式來等效一個實際的電壓源。這個跟理想電壓源串聯(lián)的電阻r,就是〔信

號源/放大器輸出/電源]的阻了。當這個電壓源給負載供電時，就會有電流I從

這個負載上流過，并在這個電阻上產(chǎn)生IXr的電壓降。這將導致電源輸出電壓

的下降，從而限制了最大輸出功率〔關(guān)于為什么會限制最大輸出功率，請看后面

的"阻抗匹配”〕。同樣的，一個理想的電流源，輸出阻抗應(yīng)該是無窮大，但實

際的電路是不可能的。

3、阻抗匹配

阻抗匹配是指信號源或者傳輸線跟負載之間的一種適宜的搭配方式。

阻抗匹配分為低頻和高頻兩種情況討論。

我們先從直流電壓源驅(qū)動一個負載入手。由于實際的電壓源，總是有阻的，

我們可以把一個實際電壓源，等效成一個理想的電壓源跟一個電阻r串聯(lián)的模型。

假設(shè)負載電阻為R,電源電動勢為U,阻為r,則我們可以計算出流過電阻R的

電流為：I=U/(R+r),可以看出，負載電阻R越小，則輸出電流越大。負載R上

的電壓為：Uo=IR=U/[l+(r/R)],可以看出，負載電阻R越大，則輸出電壓Uo

越高。再來計算一下電阻R消耗的功率為：

P=l2XR=[U/(R+r)]2XR=U2XR/(R2+2XRXr+r2)

=U2XR/[(R-r)2+4XRXr]

z.

=U2/{[(R-r)2/R]+4Xr}

對于一個給定的信號源，其阻i■是固定的，而負載電阻R則是由我們來選擇

的。

注意式中［(R-r)2/R］,當R=t■時，［(R-r)2/R］可取得最小值0,這時負載電阻R

上可獲得最大輸出功率Pma*=Uz/(4Xr)。即，當負載電阻跟信號源阻相等時，

負載可獲得最大輸出功率，這就是我們常說的阻抗匹配之一。

對于純電阻電路，此結(jié)論同樣適用于低頻電路及高頻電路。當交流

電路中含有容性或感性阻抗時，結(jié)論有所改變〔是對于最大輸出功率而

言的〕，就是需要信號源與負載阻抗的的實部相等，虛部互為相反數(shù)，

這叫做共扼匹配。在低頻電路中，我們一般不考慮傳輸線的匹配問題，只考慮

信號源跟負載之間的情況，因為低頻信號的波長相對于傳輸線來說很長，傳輸線

可以看成是“短線"，反射可以不考慮〔可以這么理解：因為線短，即使反射回

來，跟原信號還是一樣的〕。

從以上分析我們可以得出結(jié)論：如果我們需要輸出電流大，則選擇小的負載

R；如果我們需要輸出電壓大，則選擇大的負載R；如果我們需要輸出功率最大，

則選擇跟信號源阻匹配的電阻R。有時阻抗不匹配還有另外一層意思，例如一些

儀器輸出端是在特定的負載條件下設(shè)計的，如果負載條件改變了，則可能達不到

原來的性能，這時我們也會叫做阻抗失配。

在高頻電路中，我們還必須考慮反射的問題。當信號的頻率很高時，則信號

的波長就很短，當波長短得跟傳輸線長度可以比較時，反射信號疊加在原信號上

Z.

將會改變原信號的形狀。如果傳輸線的特征阻抗跟負載阻抗不相等〔即不匹配〕

時，在負載端就會產(chǎn)生反射。為什么阻抗不匹配時會產(chǎn)生反射以及特征阻抗的求

解方法，牽涉到二階偏微分方程的求解，在這里我們不細說了，有興趣的可參看

電磁場與微波方面書籍中的傳輸線理論。傳輸線的特征阻抗〔也叫做特性阻抗〕

是由傳輸線的構(gòu)造以及材料決定的，而與傳輸線的長度，以及信號的幅度、頻率

等均無關(guān)。

例如，常用的閉路電視同軸電纜特性阻抗為75Q,而一些射頻設(shè)備上則常用

特征阻抗為50Q的同軸電纜。另外還有一種常見的傳輸線是特性阻抗為300Q的

扁平平行線，這在農(nóng)村使用的電視天線架上比較常見，用來做八木天線的饋線。

因為電視機的射頻輸入端輸入阻抗為75C,所以300C的饋線將與其不能匹配。

實際中是如何解決這個問題的呢？不知道大家有沒有留意到，電視機的中，有一

個300Q到75c的阻抗轉(zhuǎn)換器〔一個塑料封裝的，一端有一個圓形的插頭的那個

東東，大概有兩個大拇指則大〕。它里面其實就是一個傳輸線變壓器，將300Q

的阻抗，變換成75c的，這樣就可以匹配起來了。這里需要強調(diào)一點的是,

特性阻抗跟我們通常理解的電阻不是一個概念，它與傳輸線的長度無

關(guān)，也不能通過使用歐姆表來測量。為了不產(chǎn)生反射，負載阻抗跟傳輸線的

特征阻抗應(yīng)該相等，這就是傳輸線的阻抗匹配，如果阻抗不匹配會有什么不良后

果呢？如果不匹配，則會形成反射，能量傳遞不過去，降低效率；會在傳輸線上

形成駐波〔簡單的理解，就是有些地方信號強，有些地方信號弱〕，導致傳輸線

的有效功率容量降低；功率發(fā)射不出去，甚至會損壞發(fā)射設(shè)備。如果是電路板上

的高速信號線與負載阻抗不匹配時，會產(chǎn)生震蕩，輻射干擾等。

當阻抗不匹配時，有哪些方法讓它匹配呢？第一，可以考慮使用變壓器來做

Z.

阻抗轉(zhuǎn)換，就像上面所說的電視機中的那個例子那樣。第二，可以考慮使用串聯(lián)

/并聯(lián)電容或電感的方法，這在調(diào)試射頻電路時常使用。第三，可以考慮使用串

聯(lián)/并聯(lián)電阻的方法。一些驅(qū)動器的阻抗比較低，可以串聯(lián)一個適宜的電阻來跟

傳輸線匹配，例如高速信號線，有時會串聯(lián)一個幾十歐的電阻。而一些接收器的

輸入阻抗則比標高，可以使用并聯(lián)電阻的方法，

來跟傳輸線匹配，例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)120歐的匹

配電阻。

為了幫助大家理解阻抗不匹配時的反射問題，我來舉兩個例子：假設(shè)你在練

習拳擊——打沙包。如果是一個重量適宜的、硬度適宜的沙包，你打上去會感覺

很舒服。但是，如果哪一天我把沙包做了手腳，例如，里面換成了鐵沙，你還是

用以前的力打上去，你的手可能就會受不了了——這就是負載過重的情況，會產(chǎn)

生很大的反彈力。相反，如果我把里面換成了很輕很輕的東西，你一出拳，則可

能會撲空，手也可能會受不了——這就是負載過輕的情況。另一個例子，不知道

大家有沒有過這樣的經(jīng)歷：就是看不清樓梯時上/下樓梯，當你以為還有樓梯時，

就會出現(xiàn)“負載不匹配”這樣的感覺了。當然，也許這樣的例子不太恰當，但我

們可以拿它來理解負載不匹配時的反射情況。

++++++++++++++++++++++++++++++++++++++++++

Q：什么是電流控制器件？

Z.

A:如果這個器件的輸出參數(shù)大小和輸入的電流參數(shù)大小有關(guān)，就叫該器件是“電

流控制器件"，簡稱"流控器件”。

“電流控制器件"輸入的是電流信號，是低阻抗輸入，需要較大的驅(qū)動功率。

例如：雙極型晶體管（BJD是電流控制器件、TTL電路是電流控制器件。

Q：什么是電壓控制器件？

S:如果這個器件的輸出參數(shù)大小和輸入的電壓參數(shù)大小有關(guān)，就叫該器件是“電

壓控制器件"，簡稱"壓控器件"。

“電壓控制器件"輸入的是電壓信號，是高阻抗輸入，只需要較小的驅(qū)動功

率；例如：場效應(yīng)晶體管（FED是電壓控制器件、MOS電路是電壓控制器件。

Q：為什么BJT是電流控制器件而FET和MOS是電壓控制器件？

S:BJT是通過基極電流來控制集電極電流而到達放大作用的；而FET&MOS是

靠控制柵極電壓來改變源漏電流，所以說BJT是電流控制器件，而FET和MOS

是電壓控制器件。

電路常識性概念〔2〕-電容

2008-05-2722:59

所謂電容，就是容納和釋放電荷的電子元器件。

Z.

電容的根本工作原理就是充電放電，當然還有整流、振蕩以及其它的作用。

另外電容的構(gòu)造非常簡單，主要由兩塊正負電極和夾在中間的絕緣介質(zhì)組

成。

作為無源元件之一的電容，其作用不外乎以下幾種：

1、應(yīng)用于電源電路，實現(xiàn)旁路、去藕、濾波和儲能的作用

1〕旁路

旁路電容是為本地器件提供能量的儲能器件,它能使穩(wěn)壓器的輸出均勻化，

降低負載需求。就像小型可充電電池一樣，旁路電容能夠被充電，并向器件進展

放電。為盡量減少阻抗，旁路電容要盡量靠近負載器件的供電電源管腳和地管腳。

這能夠很好地防止輸入值過大而導致的地電位抬高和噪聲。地彈是地連接處在通

過大電流毛刺時的電壓降。

2〕去藕

去藕，又稱解藕。從電路來說，總是可以區(qū)分為驅(qū)動的源和被驅(qū)動的負載。

如果負載電容比較大，驅(qū)動電路要把電容充電、放電，才能完成信號的跳變，在

上升沿比標陡峭的時候，電流比較大，這樣驅(qū)動的電流就會吸收很大的電源電流，

由于電路中的電感，電阻〔特別是芯片管腳上的電感，會產(chǎn)生反彈〕，這種電流

相對于正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。

去耦電容就是起到一個電池的作用，滿足驅(qū)動電路電流的變化，防止相互間的耦

合干擾。將旁路電容和去藕電容結(jié)合起來將更容易理解。旁路電容實際也是去藕

合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關(guān)噪聲提高一條低阻

Z.

抗泄防途徑。高頻旁路電容一般比較小，根據(jù)諧振頻率一般是O.lu,O.Olu等,

而去耦合電容一般比較大，是l（）uF或者更大，依據(jù)電路中分布參數(shù)，以及驅(qū)動

電流的變化大小來確定。

總的來說旁路是把輸入信號中的干擾作為濾除對象，而去耦是把輸出信號的干擾

作為濾除對象，防止干擾信號返回電源。這應(yīng)該是他們的本質(zhì)區(qū)別。

3〕濾波

從理論上〔即假設(shè)電容為純電容〕說，電容越大，阻抗越小，通過的頻率也

越高。但實際上超過luF的電容大多為電解電容，有很大的電感成份，所以頻率

高后反而阻抗會增大。有時會看到有一個電容量較大電解電容并聯(lián)了一個小電

容，這時大電容通低頻，小電容通高頻。電容的作用就是通高阻低，通高頻阻低

空電容越大低頻越容易通過，電容越小高頻越容易通過。具體用在濾波中，大

電容（lOOOuD濾低頻，小電容（20pR）濾高頻。由于電容的兩端電壓不會突變,由此

可知，信號頻率越高則衰減越大，可很形象的說電容像個水塘，不會因幾滴水的

參加或蒸發(fā)而引起水量的變化。它把電壓的變動轉(zhuǎn)化為電流的變化，頻率越高，

峰值電流就越大，從而緩沖了電壓。濾波就是充電，放電的過程。

在電源電路中，整流電路將交流變成脈動的直流，而在整流電路之后接入一

個較大容量的電解電容，利用其充放電特性，使整流后的脈動直流電壓變成相比

照較穩(wěn)定的直流電壓。在實際中，為了防止電路各局部供電電壓因負載變化而產(chǎn)

生變化，所以在電源的輸出端及負載的電源輸入端一般接有數(shù)十至數(shù)百微法的電

解電容.由于大容量的電解電容一般具有一定的電感，對高頻及脈沖干擾信號不

能有效地濾除，故在其兩端并聯(lián)了一只容量為0.001-01pF的電容，以濾除高頻

Z.

及脈沖干擾.

4〕儲能

儲能型電容器通過整流器收集電荷，并將存儲的能量通過變換器引線傳送至

電源的輸出端。電壓額定值為40?450VDC、電容值在220?150OOOuF之間的鋁

電解電容器〔如EPCOS公司的B43504或B43505〕是^為常用的。根據(jù)不同的

電源要求，器件有時會采用串聯(lián)、并聯(lián)或其組合的形式，對于功率級超過10KW

的電源，通常采用體積較大的罐形螺旋端子電容器。

2、應(yīng)用于信號電路，主要完成耦合、振蕩/同步及時間常數(shù)的作用：

1〕去耦

舉個例子來講，晶體管放大器發(fā)射極有一個自給偏壓電阻，它同時又使信號

產(chǎn)生壓降反應(yīng)到輸入端形成了輸入輸出信號耦合，這個電阻就是產(chǎn)生了耦合的元

件，如果在這個電阻兩端并聯(lián)一個電容，由于適當容量的電容器對交流信號較小

的阻抗，這樣就減小了電阻產(chǎn)生的耦合效應(yīng)，故稱此電容為去耦電容。

2〕振蕩/同步

包括RC、LC振蕩器及晶體的負載電容都屬于這一疇。

3〕時間常數(shù)

這就是常見的R、C串聯(lián)構(gòu)成的積分電路。當輸入信號電壓加在輸入端時,

電容〔C〕上的電壓逐漸上升。而其充電電流則隨著電壓的上升而減小。電流通

過電阻〔R〕、電容〔C〕的特性通過下面的公式描述：i=(V/R)e-(t/CR)

z.

最后說下電解電容的使用考前須知：1、電解電容由于有正負極性，因此在

電路中使用時不能顛倒聯(lián)接。在電源電路中，輸出正電壓時電解電容的正極接電

源輸出端，負極接地，輸出負電壓時則負極接輸出端，正極接地.當電源電路中

的濾波電容極性接反時，因電容的濾波作用大大降低，一方面引起電源輸出電壓

波動，另一方面又因反向通電使此時相當于一個電阻的電解電容發(fā)熱.當反向電

壓超過*值時，電容的反向漏電電阻將變得很小，這樣通電工作不久，即可使電

容因過熱而炸裂損壞.

2.加在電解電容兩端的電壓不能超過其允許工作電壓，在設(shè)計實際電路時

應(yīng)根據(jù)具體情況留有一定的余量，在設(shè)計穩(wěn)壓電源的濾波電容時，如果交流電源

電壓為220?時變壓器次級的整流電壓可達22V,此時選擇耐壓為25V的電解電

容一般可以滿足要求.但是，假設(shè)交流電源電壓波動很大且有可能上升到250V

以上時，最好選擇耐壓30V以上的電解電容。

3,電解電容在電路中不應(yīng)靠近大功率發(fā)熱元件，以防因受熱而使電解液加

速干涸.

4、對于有正負極性的信號的濾波，可采取兩個電解電容同極性串聯(lián)的方法,

當作一個無極性的電容.

++++++++++++++++++++++++++++++++++++++++++++++

關(guān)于濾波電容、去耦電容、旁路電容作用

Z.

濾波電容用在電源整流電路中，用來濾除交流成分。使輸出的直流更平滑。

去耦電容用在放大電路中不需要交流的地方，用來消除自激，使放大器穩(wěn)定工作。

旁路電容用在有電阻連接時，接在電阻兩端使交流信號順利通過。

1.關(guān)于去耦電容蓄能作用的理解

1］去耦電容主要是去除高頻如RF信號的干擾，干擾的進入方式是通過電磁輻

射。

而實際上，芯片附近的電容還有蓄能的作用，這是第二位的。

你可以把總電源看作密云水庫，我們大樓的家家戶戶都需要供水，

這時候，水不是直接來自于水庫，那樣距離太遠了，

等水過來，我們已經(jīng)渴的不行了。

實際水是來自于大樓頂上的水塔，水塔其實是一個buffer的作用。

如果微觀來看，高頻器件在工作的時候，其電流是不連續(xù)的，而且頻率很高，

而器件VCC到總電源有一段距離，即使距離不長，在頻率很高的情況下，

阻抗Z=i*wL+R,線路的電感影響也會非常大，

會導致器件在需要電流的時候，不能被及時供應(yīng)。

而去耦電容可以彌補此缺乏。

這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一

〔在vcc引腳上通常并聯(lián)一個去藕電容，這樣交流分量就從這個電容接地。〕

2］有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要

Z.

功能就是提供

一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引

導到地

C

IVC

去

I耦

電

容

信號輸入T

去

旁

耦

窗I

電

電

容

容

2.旁路電容和去耦電容的區(qū)別

去耦:去除在器件切換時從高頻器件進入到配電網(wǎng)絡(luò)中的RF能量。去耦電

容還可以為器件提供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有

用。

旁路:從元件或電纜中轉(zhuǎn)移出不想要的共模RF能量。這主要是通過產(chǎn)生AC

旁路消除無意的能量進入敏感的局部，另外還可以提供基帶濾波功能〔帶寬受

限〕。

我們經(jīng)常可以看到，在電源和地之間連接著去耦電容，它有三個方面的作用：一

是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過供

電回路進展傳播的通路；三是防止電源攜帶的噪聲對電路構(gòu)成干擾。

Z.

在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用,電容所處的位

置不同，稱呼就不一樣了。對于同一個電路來說，旁路〔bypass〕電容是把輸入

信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除,而去耦

〔decoupling〕電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。

+++++++++++++++++++++++++++++++++++++++++++++

大電容并聯(lián)小電容作用及應(yīng)用原理

大電容由于容量大，所以體積一般也比較大，且通常使用多層卷繞的方式制

作，這就導致了大電容的分布電感比較大〔也叫等效串聯(lián)電感，英文簡稱ESL〕o

電感對高頻信號的阻抗是很大的，所以，大電容的高頻性能不好。而一些小

容量電容則剛剛相反，由于容量小，因此體積可以做得很小〔縮短了引線，就減

小了ESL,因為一段導線也可以看成是一個電感的〕，而且常使用平板電容的

構(gòu)造，這樣小容量電容就有很小ESL這樣它就具有了很好的高頻性能，但由于

容量小的緣故，對低頻信號的阻抗大。

所以，如果我們?yōu)榱俗尩皖l、高頻信號都可以很好的通過，就采用一個大電

容再并上一個小電容的方式。

常使用的小電容為0.1uF的瓷片電容，當頻率更高時，還可并聯(lián)更小的電容,

例如幾pF,幾百pF的。而在數(shù)字電路中,一般要給每個芯片的電源引腳上并聯(lián)

一個O.luF的電容到地〔這個電容叫做退耦電容，當然也可以理解為電源濾波電

容，越靠近芯片越好〕，因為在這些地方的信號主要是高頻信號，使用較小的電

容濾波就可以了。

電路常識性概念〔3〕-TTL與CMOS集成電路

Z.

2008-05-2723:11

目前應(yīng)用最廣泛的數(shù)字電路是TTL電路和CMOS電路。

1、TTL電路

TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)

字集成電路是利用電子和空穴兩種不同極性的載流子進展電傳導的器件。

它具有速度高〔開關(guān)速度快〕、驅(qū)動能力強等優(yōu)點,但其功耗較大，集成度

相對較低。

根據(jù)應(yīng)用領(lǐng)域的不同，它分為54系列和74系列，前者為軍品，一般工業(yè)設(shè)

備和消費類電子產(chǎn)品多用后者。74系列數(shù)字集成電路是國際上通用的標準電路。

其品種分為六大類：74XX〔標準〕、74SXX〔肖特基〕、74LSXX〔低功耗

肖特基〕、74ASXX〔先進肖特基〕、74ALSXX〔先進低功耗肖特基〕、74FXX

〔高速〕、其邏輯功能完全一樣。

2、CMOS電路

MOS電路又稱場效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集

成電路中只利用一種極性的載流子〔電子或空穴〕進展電傳導。

它的主要優(yōu)點是輸入阻抗高、功耗低、抗干擾能力強且適合大規(guī)模集成。特

別是其主導產(chǎn)品CMOS集成電路有著特殊的優(yōu)點，如靜態(tài)功耗幾乎為零，輸出

邏輯電平可為VDD或VSS,上升和下降時間處于同數(shù)量級等，因而CMOS集成

電路產(chǎn)品已成為集成電路的主流之一。

其品種包括4000系列的CMOS電路以及74系列的高速CMOS電路。其中

74系列的高速CMOS電路又分為三大類：HC為CMOS工作電平；HCT為TTL

工作電平〔它可與74LS系列互換使用〕；HCU適用于無緩沖級的CMOS電路。

Z.

74系列高速CMOS電路的邏輯功能和引腳排列與相應(yīng)的74LS系列的品種一樣,

工作速度也相當高，功耗大為降低。

74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我

們平時用得最多的應(yīng)該是以下幾種：74LS,74HC,74HCT這三種

輸入電平輸出電平

74LSTTL電平TTL電平

74HCS電平S電平

74HCTTTL電平S電平

另外，隨著推出BiCMOS集成電路，它綜合了雙極和MQS集成電路的優(yōu)點，

普通雙極型門電路的長處正在逐漸消失，一些曾經(jīng)占主導地位的TTL系列產(chǎn)品

正在逐漸退出市場。CMOS門電路不斷改良工藝，正朝著高速、低耗、大驅(qū)動能

力、低電源電壓的方向開展。BiCMOS集成電路的輸入門電路采用CMOS工藝，

其輸出端采用雙極型推拉式輸出方式，既具有CMOS的優(yōu)勢，又具有雙極型的

長處，已成為集成門電路的新寵。

3、CMOS集成電路的性能及特點

功耗低

CMOS集成電路采用場效應(yīng)管，且都是互補構(gòu)造，工作時兩個串聯(lián)的場效應(yīng)

管總是處于一個管導通另一個管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實際上，

由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個門電路的功耗典型值僅為

20mW,動態(tài)功耗〔在1MHz工作頻率時〕也僅為幾mW'。

工作電壓圍寬

Z.

CMOS集成電路供電簡單，供電電源體積小，根本上不需穩(wěn)壓。國產(chǎn)CC4000

系列的集成電路，可在3?18V電壓下正常工作。

邏輯擺幅大

CMOS集成電路的邏輯高電平"1"、邏輯低電平"0"分別接近于電源高電位

VDD及電源低電位VSS。當VDD=15V,VSS=0V時，輸出邏輯擺幅近似15V。

因此，CMOS集成電路的電壓利用系數(shù)在各類集成電路中指標是較高的。

抗干擾能力強

CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%,保證值為電源

電壓的30%o

隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對于

VDD=15V的供電電壓〔當VSS=0V時〕，電路將有7V左右的噪聲容限。

CMOS集成電路的輸入端一般都是由保護二極管和串聯(lián)電阻構(gòu)成的保護網(wǎng)

絡(luò)，故比一般場效應(yīng)管的輸入電阻稍小，但在正常工作電壓圍，這些保護二極管

均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，

等效輸入阻抗高達103?10”。，因此CMOS集成電路幾乎不消耗驅(qū)動電路的功率。

溫度穩(wěn)定性能好

由于CMOS集成電路的功耗很低，部發(fā)熱量少，而且，CMOS電路線路構(gòu)

造和電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時，*些參數(shù)能起到自動補償

作用，因而CMOS集成電路的溫度特性非常好。一般瓷金屬封裝的電路，工作

溫度為-55~+125℃；塑料封裝的電路工作溫度圍為-45?+85℃。

扇出能力強

Z.

扇出能力是用電路輸出端所能帶動的輸入端數(shù)來表示的。由于CMOS集成

電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當CMOS

集成電路用來驅(qū)動同類型，如不考慮速度，一般可以驅(qū)動50個以上的輸入端。

抗輻射能力強

CMOS集成電路中的根本器件是MOS晶體管，屬于多數(shù)載流子導電器件。

各種射線、輻射對其導電性能的影響都有限，因而特別適用于制作航天及核實驗

設(shè)備。

可控性好

CMOS集成電路輸出波形的上升和下降時間可以控制，其輸出的上升和下降

時間的典型值為電路傳輸延遲時間的

125%~140%o

接口方便

因為CMOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所

驅(qū)動，也容易驅(qū)動其他類型的電路或器件。

++++++++++++++++++++++++++++++++++++++++

TTL—Transistor-TransistorLogic三極管一三極管邏輯

MOS—Mctal-O*idcSemiconductor金屬氧化物半導體晶體管

CMOS-plemcntatyMctal-O*idcSemiconductor互補型金屬氧化物半導體晶體管

+++++++++++++++++++++++++++++++++++++++++

Q:為什么BJT比CMOS速度要快”

A:彳艮多人只知道BJT比CMOS快，但不知道為什么。

Z.

主要是受遷移率的影響。以NPN管和NMOS為例，BJT中的遷移率是體遷

移率，大約為1350cm2/vs°NMOS中是半導體外表遷移率，大約在400-600cm2/vso

所以BJT的跨導要高于MOS的，速度快于MOSo這也是NPN〔NMOS〕比PNP

〔PMOS〕快的原因。

NPN比PNP快也是因為截流子遷移率不同，NPN中的基區(qū)少子是電子，遷

移率大〔1350左右〕；PNP的基區(qū)少子是空穴〔480左右〕。所以同樣的構(gòu)造和

尺寸的管子，NPN比PNP快。所以在雙極工藝中，是以作NPN管為主，PNP

都是在兼容的根底上做出來的。MOS工藝都是以N阱PSUB工藝為主，這種工

藝可做寄生的PNP管，要做NPN管就要是P阱NSUB工藝。

BJT是之所以叫bipolar,是因為基區(qū)中既存在空穴又存在電子，是兩種載流

子參與導電的；而MOS器件的反形層中只有一種載流子參與導電。

但并不是因為兩種載流子導電總的遷移率就大了。而且情況可能恰恰相反。

因為載流子的遷移率是與溫度和摻雜濃度有關(guān)的。半導體的摻雜濃度越高，遷移

率越小。而在BJT中，少子的遷移率起主要作用。

NPN管比PNP管快的原因是NPN的基子少子是電子，PNP的是空穴，電子的

遷移率比空穴大。NMQS比PMOS快也是這個原因。

而NPN比NMOS快的原因是NPN是體器件，其載流子的遷移率是半導體的

遷移率；NMOS是外表器件，其載流子的遷移率是外表遷移率〔因為反形層是

Z.

在柵氧下的外表形成的〕。而半導體的體遷移率大于外表遷移率。

電路常識性概念〔4〕-TTL與CMOS電平/QC門

2008-05-2723:35

—.TTL

TTL集成電路的主要型式為晶體管一晶體管邏輯門〔transistor-transistorlogic

gate〕，TTL大局部都采用5V電源。

1.輸出高電平Uoh和輸出低電平Uol

Uoh>2.4V,Uol<0.4V

2.輸入高電平和輸入低電平

Uih>2.0V,UU<0.8V

二.CMOS

CMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此

不用的輸入端不應(yīng)開路,接到地或者電源上。CMOS電路的優(yōu)點是噪聲容限較寬，

靜態(tài)功耗很小。

1.輸出高電平Uoh和輸出低電平Uol

Uoh^VCC,Uol^GND

2.輸入局電平Uoh和輸入低電平Uol

Z.

Uih>0.7VCC,Uil<0.2VCC〔VCC為電源電壓，GND為地〕

從上面可以看出：

在同樣5V電源電壓情況下，S電路可以直接驅(qū)動TTL,因為CMOS的輸出

高電平大于2.0V,輸出低電平小于0.8V;而TTL電路則不能直接驅(qū)動CMOS電路,

TTL的輸出高電平為大于2.4V,如果落在2.4V?3.5V之間，則CMOS電路就不

能檢測到高電平，低電平小于0.4V滿足要求，所以在TTL電路驅(qū)動S電路時需

要加上拉電阻。如果出現(xiàn)不同電壓電源的情況，也可以通過上面的方法進展判斷。

如果電路中出現(xiàn)3.3V的S電路去驅(qū)動5VCMOS電路的情況，如3.3V單片

機去驅(qū)動74HC,這種情況有以下幾種方法解決，最簡單的就是直接將74HC換成

74HCT〔74系列的輸入輸出在下面有介紹〕的芯片，因為3.3VCMOS可以直接

驅(qū)動5V的TTL電路;或者加電壓轉(zhuǎn)換芯片；還有就是把單片機的I/O口設(shè)為開

漏，然后加上拉電阻到5V,這種情況下得根據(jù)實際情況調(diào)整電阻的大小，以保

證信號的上升沿時間。

三.74系列簡介

74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我們

平時用得最多的應(yīng)該是以下幾種：74LS,74HC,74HCT這三種,這三種系列在

電平方面的區(qū)別如下：

輸入電平輸出電平

74LSTTL電平TTL電平

Z.

74HCS電平S電平

74HCTTTL電平S電平

++++++++++++++++++++++++++++++++++++

TTL和CMOS電平

1、TTL電平（什么是TTL電平）：

輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V,輸

出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V,輸入低電平

<=0.8V,噪聲容限是0.4V。

2、CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪

聲容限。

3、電平轉(zhuǎn)換電路：

因為TTL和S的上下電平的值不一樣〔ttl5V<==>cmos3.3v〕,所以互相連

接時需要電平的轉(zhuǎn)換：就是用兩個電阻對電平分壓，沒有什么高深的東西。

4、OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電

阻和電源才能將開關(guān)電平作為上下電平用。否則它一般只作為開關(guān)大電壓和大電

Z.

流負載，所以又叫做驅(qū)動門電路。

5、TTL和S電路比較：

1]TTL電路是電流控制器件，而CMOS電路是電壓控制器件。

2〕TTL電路的速度快，傳輸延遲時間短(5-10ns),但是功耗大。S電路的速度

慢，傳輸延遲時間長(25-50ns),但功耗低。S電路本身的功耗與輸入信號的脈沖頻

率有關(guān)，頻率越高，芯片集越熱，這是正常現(xiàn)象。

3〕S電路的鎖定效應(yīng)：

S電路由于輸入太大的電流，部的電流急劇增大，除非切斷電源，電流一

直在增大。這種效應(yīng)就是鎖定效應(yīng)。當產(chǎn)生鎖定效應(yīng)時，S的部電流能到達40mA

以上，很容易燒毀芯片。

防御措施：1〕在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超

過規(guī)定電壓。

2〕芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的

向壓。

3〕在VDD和外電源之間加限流電阻,即使有大的電流也不

讓它進去。

4〕當系統(tǒng)由幾個電源分別供電時，開關(guān)要按以下順序：開啟

時，先開啟S路得電源，再開啟輸入信號和負載的電源；關(guān)閉時，先關(guān)閉輸入

信號和負載的電源，再關(guān)閉S電路的電源。

6、S電路的使用考前須知

Z.

1〕S電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。

所以，不用的管腳不要懸窮要接上拉電阻或者下拉電阻，給它一個恒定的電平。

2〕輸入端接低阻的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻,使

輸入的電流限制在1mA之。

3〕當接長信號傳輸線叱在S電路端接匹配電阻。

4〕當輸入端接大電容時，應(yīng)該在輸入端和電容間接保護電阻。電阻值為

R=VO/lmA.VO是外界電容上的電壓。

5〕S的輸入電流超過1mA,就有可能燒壞S。

7、TTL門電路中輸入端負載特性〔輸入端帶電阻特殊情況的處理〕：

1〕懸空時相當于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大

的電阻。

2〕在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電

平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接

的串聯(lián)電阻小于910歐時，它輸入來的低電平信號才能被門電路識別出來，串

聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個一定要注意。S門電路就不用考

慮這些了。

8、TTL電路有集電極開路OC門，MOS管也有和集電極對應(yīng)的漏極開路的OD

門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，

為什么有漏電流呢？那是因為當三極管截止的時候，它的基極電流約等于0,但

是并不是真正的為0,經(jīng)過三極管的集電極的電流也就不是真正的0,而是約0o

Z.

而這個就是漏電流。

開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可

以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，

它使用的時候要跟電源和上拉電阻一齊用。ODn一般作為輸出緩沖/驅(qū)動器、

電平轉(zhuǎn)換器以及滿足吸收大負載電流的需要。

9、什么叫做圖騰柱，它與開漏電路有什么區(qū)別？

TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做

OCno因為TTL就是一個三級關(guān)，圖騰柱也就是兩個三級管推挽相連。所以推

挽就是圖騰。一般圖騰式輸出，高電平400UA,低電平8MA

+++++++++++++++++++++++++++++++++++++++++++

CMOS器件不用的輸入端必須連到高電平或低電平，這是因為CMOS是高

輸入阻抗器件，理想狀態(tài)是沒有輸入電流的.如果不用的輸入引腳懸空，很容易

感應(yīng)到干擾信號，影響芯片的邏輯運行，甚至靜電積累永久性的擊穿這個輸入

端，造成芯片失效.

另夕卜，只有4000系列的CMOS器件可以工作在15伏電源下,74HC,74HCT

等都只能工作在5伏電源下，現(xiàn)在已經(jīng)有工作在3伏和2.5伏電源下的CMOS

邏輯電路芯片了.

Z.

CMOS電平和TTL電平:

CMOS邏輯電平圍比較大，圍在3?15V,比方4000系列當5V供電時，輸出

在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，

輸入在1.5V以下為低電平。

而對于TTL芯片，供電圍在0?5V,常見都是5V,如74系列5V供電，輸出

在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，

在0.8V以下為低電平。因此，CMOS電路與TTL電路就有一個電平轉(zhuǎn)換的問

題，使兩者電平域值能匹配。

有關(guān)邏輯電平的一些概念：

要了解邏輯電平的容，首先要知道以下幾個概念的含義：

1:輸入高電平〔Vih〕:保證邏輯門的輸入為高電平時所允許的最小輸入高電平，

當輸入電平高于Vih時，則認為輸入電平為高電平。

2:輸入低電平〔Vil〕:保證邏輯門的輸入為低電平時所允許的最大輸入低電平，

當輸入電平低于Vil時，則認為輸入電平為低電平。

3:輸出高電平〔Voh〕：保證邏輯門的輸出為高電平時的輸出電平的最小值，

邏輯門的輸出為高電平時的電平值都必須大于此Voh。

4:輸出低電平〔Vol〕：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏

輯門的輸出為低電平時的電平值都必須小于此Vol。

5:閥值電平(Vt):數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻

轉(zhuǎn)動作時的電平。它是一個界于VikVih之間的電壓值，對于CMOS電路的閾

值電平，根本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求

Z.

輸入高電平,Vih,輸入低電平<Vil,而如果輸入電平在閾值上下，也就是Vil?

Vih這個區(qū)域，電路的輸出會處于不穩(wěn)定狀態(tài)。

對于一般的邏輯電平，以上參數(shù)的關(guān)系如下：

Voh>Vih>Vt>Vil>Vol

6:loh:邏輯門輸出為高電平時的負載電流〔為拉電流〕。

7:lol:邏輯門輸出為低電平時的負載電流〔為灌電流〕。

8:lih:邏輯門輸入為高電平時的電流〔為灌電流）。

9:lil:邏輯門輸入為低電平時的電流〔為拉電流〕。

門電路輸出極在集成單元不接負載電阻而直接引出作為輸出端，這種形式的

門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路〔OC〕、漏

極開路〔OD〕、發(fā)射極開路〔OE〕，使用時應(yīng)審查是否接上拉電阻〔OC、OD

門〕或下拉電阻〔OE門〕，以及電阻阻值是否適宜。對于集電極開路〔OC〕門，

其上拉電阻阻值RL應(yīng)滿足下面條件：

〔1〕:RL<〔VCC-Voh〕/〔n*Ioh+m*Iih〕

〔2〕：RL>fVCC-Vol]/+

其中n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。

10：常用的邏輯電平

■邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、

LVDS等。

?其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列〔5VTTL和

5VCMOS]、3.3V系列,2.5V系列和1.8V系列。

Z.

?5VTTL和5VCMOS邏輯電平是通用的邏輯電平。

-3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。

?低電壓的邏輯電平還有2.5V和1.8V兩種。

?ECL/PECL和LVDS是差分輸入輸出。

?RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232

是單端輸入輸出。

++++++++++++++++++++++++++++

OC門，又稱集電極開路〔漏極開路〕與非門門電路，OpenCollectorfOpenDrain］。

為什么引入ocn?

實際使用中，有時需要兩個或兩個以上與非門的輸出端連接在同一條導線

上，將這些與非門上的數(shù)據(jù)〔狀態(tài)電平〕用同一條導線輸送出去。因此，需要一

種新的與非門電路—oc門來實現(xiàn)"線與邏輯"。

OC門主要用于3個方面：

1、實現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動器。由于OC門電路的輸出管的

集電極懸空，使用時需外接一個上拉電阻Rp到電源VCC。OC門使用上拉電阻

以輸出高電平，此外為了加大輸出引腳的驅(qū)動能力，上拉電阻阻值的選擇原則，

從降低功耗及芯片的灌電流能力考慮應(yīng)當足夠大；從確保足夠的驅(qū)動電流考慮應(yīng)

當足夠小。

Z.

2、線與邏輯，即兩個輸出端〔包括兩個以上〕直接互連就可以實現(xiàn)“AND”的

邏輯功能。在總線傳輸?shù)葘嶋H應(yīng)用中需要多個門的輸出端并聯(lián)連接使用，而一般

TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很

大的短路電流〔灌電流〕，而燒壞器件。在硬件上，可用OC門或三態(tài)門［ST

門〕來實現(xiàn)。用OC門實現(xiàn)線與，應(yīng)同時在輸出端口應(yīng)加一個上拉電阻。

3、三態(tài)門〔ST門〕主要用在應(yīng)用于多個門輸出共享數(shù)據(jù)總線，為防止多個門輸

出同時占用數(shù)據(jù)總線，這些門的使能信號〔EN〕中只允許有一個為有效電平〔如

高電平〕，由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉〔負載〕電阻，

所以開關(guān)速度比QC門快，常用三態(tài)門作為輸出緩沖器。

+++++++++++++++++++++++++++++++++++++

什么是OC、OD?

集電極開路門(集電極開路OC或漏極開路OD)

Open-Drain是漏極開路輸出的意思，相當于集電極開路(Open-Collector)輸出，

即TTL中的集電極開路〔QC〕輸出。一般用于線或、線與，也有的用于電流驅(qū)

動。

Open-Drain是對MOS管而言，Open-Collector是對雙極型管而言，在用法上

沒啥區(qū)別。

Z.

開漏形式的電路有以下幾個特點:

a.利用外部電路的驅(qū)動能力，減少IC部的驅(qū)動。或驅(qū)動比芯片電源電壓高

的負載.

b.可以將多個開漏輸出的Pin,連接到一條線上。通過一只上拉電阻，在不增

加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C,SMBus等總線判斷總

線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時，下降延

是芯片的晶體管，是有源驅(qū)動，速度較快；上升延是無源的外接電阻，速度慢。

如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速

度。

c.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以

提供TTL/CMOS電平輸出等。

d.開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是

用來連接不同電平的器件，匹配電平用的。

正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是

OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉(zhuǎn)換和線與。

由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可

以決定輸出電平。這樣你就可以進展任意電平的轉(zhuǎn)換了。

線與功能主要用于有多個電路對同一信號進展拉低操作的場合，如果本電路

不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠

外接的上拉電阻實現(xiàn)的。〔而正常的CMOS輸出級，如果出現(xiàn)一個輸出為高另

Z.

外一個為低時，等于電源短路。〕

OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿

的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時

延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下

降沿輸出。

電路常識性概念〔5〕-上拉電阻、下拉電阻/拉電流、灌電流/扇出系數(shù)

2008-05-2815:22

（一）上拉電阻：

1、當TTL電路驅(qū)動S電路時，如果TTL電路輸出的高電平低于S電路的最低高

電平〔一般為3.5V〕