嵌入式系統(tǒng)第六章穩(wěn)定性和防干擾問題1第一頁，共三十一頁，編輯于2023年，星期日8.2.1系統(tǒng)中常見的幾種干擾源

一般常見的電磁干擾的來源有射頻干擾，靜電放電，電網(wǎng)電力干擾，時(shí)鐘電路產(chǎn)生寬頻譜的射頻輻射和無線電廣播等。錯(cuò)誤的PCB布局也會(huì)造成系統(tǒng)的不穩(wěn)定，在進(jìn)行PCB板的布局時(shí)應(yīng)注意到系統(tǒng)時(shí)鐘和周期信號(hào)走線的設(shè)定，PCB的分層排列及信號(hào)布線層的設(shè)置。對(duì)于帶有高頻射頻RF能量分布成分的選擇，共模干擾與差模干擾的濾波，接地環(huán)路，旁路和去耦電路不足等多方面的問題。1．前向和后向通道干擾；2．空間干擾 3．交流供電系統(tǒng)干擾 以上三種干擾以來自交流電源的干擾最甚，其次為來自通道的干擾。來自空間的輻射干擾不太突出，一般只須加以適當(dāng)?shù)钠帘渭敖拥丶纯山鉀Q。2第二頁，共三十一頁，編輯于2023年，星期日

8.2.2硬件電路中常采用抗干擾措施和方法在抗干擾方面，人們經(jīng)過長(zhǎng)期研究與實(shí)踐，積累了豐富的經(jīng)驗(yàn)，具體的分為有硬件方面所采取的一些措施和在軟件方面所采取的措施，還有在軟、硬結(jié)合方面所采取的措施。使用硬件抗干擾的措施有效率高的優(yōu)點(diǎn)，但要增加系統(tǒng)的投資和設(shè)備的體積。應(yīng)用軟件抗干擾的方法有投資低的優(yōu)點(diǎn)，但要降低系統(tǒng)的工作效率。在一個(gè)實(shí)際系統(tǒng)，往往采用也要根據(jù)實(shí)際情況，采用軟件、硬件或軟件和硬件抗干擾相結(jié)合的方法來防止干擾對(duì)系統(tǒng)的影響。一般，抑制干擾的技術(shù)措施有屏蔽、接地、濾波與去耦、適當(dāng)布局與布線、絕緣與分離、電路阻抗匹配等技術(shù)和方法。3第三頁，共三十一頁，編輯于2023年，星期日

1．對(duì)I/O通道干擾的抑制措施對(duì)系統(tǒng)輸入，輸出與微處理器之間進(jìn)行信息傳輸過程的干擾主要是利用隔離技術(shù)，雙絞線傳輸，阻抗匹配等措施抑制。在隔離措施中可根據(jù)不同的需要來采用模擬光電耦合器、數(shù)字光電耦合器、繼電器或光電隔離固態(tài)繼電器（SSR）等器件來實(shí)現(xiàn)。2．對(duì)電磁干擾的抑制措施在實(shí)用中抑制電磁場(chǎng)干擾的主要手段就是合理的接地、屏蔽以及電源供給方法。3．旁路濾波和去耦電容的設(shè)計(jì)旁路濾波和去耦電容可防止能量從一個(gè)電路傳到另一個(gè)電路，例如用于隔離級(jí)聯(lián)電路的前、后兩級(jí)電路的反饋等，進(jìn)而提高電路的信號(hào)傳輸?shù)馁|(zhì)量。4．印刷電路板的尺寸與器件布置5．系統(tǒng)中的正確“接地”的方法4第四頁，共三十一頁，編輯于2023年，星期日

6．系統(tǒng)的保護(hù)措施和實(shí)施方法

1）屏蔽技術(shù)屏蔽可分為以下三類：(1)靜電屏蔽，即電場(chǎng)屏蔽，防止電場(chǎng)的耦合干擾。(2)電磁屏蔽，即利用導(dǎo)電性能良好的金屬在電磁場(chǎng)內(nèi)產(chǎn)生渦流效應(yīng)，防止高頻電磁場(chǎng)的干擾。(3)磁屏蔽，即采用高導(dǎo)磁材料，防止低頻磁通的干擾。

2）選用帶有電磁屏蔽功能的EMC器件

EMC器件即瞬變電壓抑制器，如TVS（transientvoltagesupervision）等。TVS器件可以理解為一只高速的齊納二極管，或是兩只對(duì)頂?shù)摹⒅行臉O接地的齊納二極管，接在電源線與地線之間。它平時(shí)不導(dǎo)通，當(dāng)電源線上出現(xiàn)瞬間強(qiáng)干擾時(shí)，TVS器件快速導(dǎo)通，將強(qiáng)干擾信號(hào)短路掉。如果嵌入式系統(tǒng)是用于室外的，還要考慮防雷擊問題，防雷擊器件有壓敏電阻、自恢復(fù)保險(xiǎn)絲等

3）抑制噪聲源的影響在實(shí)際中，通常采用如下的方法來抑制噪聲源的影響：在系統(tǒng)中能使用低速芯片就不采用高速芯片，高速芯片只用在關(guān)鍵的地方。5第五頁，共三十一頁，編輯于2023年，星期日7.元件的布局和布線6第六頁，共三十一頁，編輯于2023年，星期日8.旁路和退耦電容的使用旁路和退耦旁路和去耦可防止能量從一個(gè)電路傳到另一個(gè)電路，例如用于隔離級(jí)聯(lián)電路的前后級(jí)、電路的反饋等，進(jìn)而提高電路的信號(hào)傳輸?shù)馁|(zhì)量。去耦電容通常安裝在數(shù)字器件的電源引腳附近旁路通常指的是把電路中的某一部分的交流信號(hào)接到地上7第七頁，共三十一頁，編輯于2023年，星期日9.去耦電容參數(shù)的選擇一般地，去耦電容值的選用并不嚴(yán)格，可按C×F＝l選用，10MHz取0.1μF；100MHz取0.01μF；對(duì)由微控制器構(gòu)成的系統(tǒng)，取0.1—0.0lμf之間都可以。設(shè)備的接地機(jī)殼地與電源地之間通過電容相連去耦電容的安裝減少引線的長(zhǎng)度電容結(jié)構(gòu)考慮：盡量使用改進(jìn)的平面結(jié)構(gòu)的電容器安裝位置考慮8第八頁，共三十一頁，編輯于2023年，星期日大電容的放置位置作用：能量?jī)?chǔ)存，為電路提供穩(wěn)定的電壓和電流大電容的使用在每?jī)蓚€(gè)LSI和VLSI器件之間要放一個(gè)大電容。電源與PCB的接口處。自適應(yīng)卡、外圍設(shè)備和子電路I/O接口與電源終端連接處。功率損耗電路和元器件的附近。輸入電壓連接器的最遠(yuǎn)位置。遠(yuǎn)離直流電壓輸入連接器的高密元件布置。時(shí)鐘產(chǎn)生電路和脈動(dòng)敏感器件附近。在存儲(chǔ)器附近安裝大電容。因?yàn)榇鎯?chǔ)器工作和待機(jī)時(shí)電流變化非常大。為多管腳的VLSI安裝大電容。9第九頁，共三十一頁，編輯于2023年，星期日10.接地問題1）信號(hào)電壓參考地單點(diǎn)接地技術(shù)串聯(lián)接地并聯(lián)接地多點(diǎn)接地技術(shù)混合接地2）單點(diǎn)接地的應(yīng)用單點(diǎn)接地技術(shù)常見于音頻電路、模擬設(shè)備、工頻及直流電源系統(tǒng)，還有塑料封裝的產(chǎn)品。雖然單點(diǎn)接地技術(shù)通常在低頻采用，但有時(shí)它也應(yīng)用于高頻電路或系統(tǒng)中。10第十頁，共三十一頁，編輯于2023年，星期日

單點(diǎn)接地小結(jié)（1）一般適用于低頻應(yīng)用（工作頻率低于1MHz）和直流應(yīng)用。（2）設(shè)計(jì)時(shí)需要考慮分布電感和分布電容的存在，這些分布參數(shù)可能產(chǎn)生諧振。（3）存在輻射耦合、串?dāng)_等問題。（4）接地線上存在直流壓降，因此大功率應(yīng)用需要考慮。11第十一頁，共三十一頁，編輯于2023年，星期日

3）多點(diǎn)接地的原則

-到接地平面的接地線盡量短，以使引線電感最小化，如在甚高頻電路中，引線長(zhǎng)度小于1英寸。使兩個(gè)接地引線之間的物理距離不能超過被接地的電路部分中的最高頻率信號(hào)波長(zhǎng)的1/20。在甚高頻電路中，元件接地引線的長(zhǎng)度要盡可能短。4）數(shù)字電路的接地采用多點(diǎn)接地技術(shù)特別是高速數(shù)字電路12第十二頁，共三十一頁，編輯于2023年，星期日11.電源層和地層的注意事項(xiàng)絕對(duì)不要破壞地平面，即不要在底層內(nèi)走信號(hào)電源層可以走少量信號(hào)，以不影響電源走線為準(zhǔn)電源層分區(qū)注意鏡像原則13第十三頁，共三十一頁，編輯于2023年，星期日12.新器件、新工藝簡(jiǎn)介1）BGA器件的出現(xiàn)器件引腳數(shù)越來越多帶來的問題。BGA，種球柵陳列（Ball-GridArray）封裝，它出現(xiàn)于20世紀(jì)90年代初。14第十四頁，共三十一頁，編輯于2023年，星期日（1）BGA器件的特點(diǎn)BGA器件的優(yōu)點(diǎn)管腳密度大：相對(duì)于同樣尺寸的QFP器件，BGA能夠提供多至幾倍的引腳數(shù)。BGA器件缺點(diǎn)幾乎不能手工焊接。焊球在芯片的下面，焊接完成之后很難去判斷其焊接質(zhì)量。一旦發(fā)現(xiàn)焊接問題，重焊過程復(fù)雜。在調(diào)試階段，幾乎無法飛線。15第十五頁，共三十一頁，編輯于2023年，星期日（2）BGA器件的布線問題中、大管腳間距BGA器件小管腳間距BGA器件主要取決于生產(chǎn)工藝。多個(gè)BGA器件的布局問題注意：所有BGA器件要在板的同一面。第一版硬件設(shè)計(jì)、布線時(shí)需要注意的問題電源和地管腳一定不要搞錯(cuò)。所有信號(hào)都引出，以便飛線。16第十六頁，共三十一頁，編輯于2023年，星期日2）多層印刷版的制作要求（1）4層電路板的分層問題器件密度較高時(shí)采用SIG；GND(PWR)；PWR(GND)；SIGSI性能好，EMI不很好器件密度較低或者芯片周圍有足夠面積覆銅時(shí)采用GND；SIG和PWR；SIG和PWR；GNDSI、EMI都較好原則：地越多越好，信號(hào)離地越近越好（2）6層電路板的分層問題SIG；GND；SIG；PWR；GND；SIG17第十七頁，共三十一頁，編輯于2023年，星期日（3）8層電路板的分層問題Signal1Power1>---Signal1|Ground2<---Power2Signal3Ground2Signal418第十八頁，共三十一頁，編輯于2023年，星期日13.高速信號(hào)的處理SDRAM盡量等長(zhǎng)，盡量短、粗LCD多混入地信號(hào)14.以太網(wǎng)和USB接口需要考慮的問題盡量使用4層板或以上模擬差分信號(hào)走線要平行、緊靠，盡量粗、少打孔如果可能，以太網(wǎng)部分盡量使用集成變壓器的RJ45插座15.音頻接口的處理盡量使用4層板或以上模擬和數(shù)字信號(hào)盡量遠(yuǎn)離注意模擬和數(shù)字地的處理19第十九頁，共三十一頁，編輯于2023年，星期日16.抑制噪聲源1）能用低速芯片就不用高速的，高速芯片只用在關(guān)鍵地方。2）一片74HC04中有6個(gè)非門，如果時(shí)鐘電路用了其中的2個(gè)，另外4個(gè)盡量用在不重要的地方，尤其不要用在I/O驅(qū)動(dòng)上。3）可用串一個(gè)電阻的辦法，降低控制電路沿上下跳變速率。4）盡量為繼電器提供某種形式的阻尼。5）使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。6）時(shí)鐘產(chǎn)生器盡量靠近用到該時(shí)鐘的器件，用地線把時(shí)鐘區(qū)隔離起來，石英晶體振蕩器外殼要接地。7）盡量讓時(shí)鐘信號(hào)回路周圍電場(chǎng)趨近于零。用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線要盡量短，不要引得到處都是。8）I/O驅(qū)動(dòng)電路盡量靠近印制板邊，讓它盡快離開印制板。9）對(duì)進(jìn)入印制板的信號(hào)要加濾波。10）從高噪聲區(qū)來的信號(hào)也要加濾波。11）閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)算放大器正輸入端要接地，負(fù)輸入端接輸出端。12）使用45°折線而不要用90°折線布線，以減小高頻信號(hào)對(duì)外的發(fā)射。20第二十頁，共三十一頁，編輯于2023年，星期日17.減少噪聲的耦合1）在印刷線路板上按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要離得遠(yuǎn)一些。2）對(duì)特殊高速邏輯電路部分用地線圈起來。3）I/O片子靠近印刷線路板邊，靠近引出插頭。4）經(jīng)濟(jì)條件允許的話用多層板，以減小電源、地的寄生電感。5）單面板或雙面板用單點(diǎn)接電源和單點(diǎn)接地。6）電源線、地線盡量粗。7）時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。8）模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘線。9）對(duì)A/D類器件，數(shù)字部分與模擬部分寧可繞一下也不要交叉。10）時(shí)鐘線垂直于I/O線比平行于I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。21第二十一頁，共三十一頁，編輯于2023年，星期日

11）元件引腳要盡量短，去耦電容引腳要盡量短。12）關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。13）噪聲敏感線不要與大電流、高速開關(guān)線平行。14）高速線要短要直。15）石英晶振下面和對(duì)噪聲特別敏感的器件下面不要走線。16）敏感信號(hào)與噪聲攜帶信號(hào)要通過一個(gè)接插件引出的話，例如用扁帶電纜引出，要使用地線—信號(hào)線—地線的引出法。17）弱信號(hào)電路、低頻電路周圍地線不要形成環(huán)路。18）攜帶高噪聲的引出線要絞起來，最好屏蔽起來。19）集成電路上該接電源、地的端點(diǎn)都要接，不要懸空。22第二十二頁，共三十一頁，編輯于2023年，星期日18.減少噪聲的接收1）任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。2）使用高頻、低寄生電感的瓷片電容或多層陶瓷電容作去耦電容。3）每個(gè)集成電路加一個(gè)去耦電容。4）用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲(chǔ)能電容。5）每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。6）需要時(shí)，線路中加鐵氧體高頻扼流環(huán)分離信號(hào)、噪聲、電源、地。7）可能的話，加頻率可選的帶通濾波器。8）使用管狀電容時(shí)，外殼要接地。9）處理器無用端要接高電平、接地，或定義成輸出端。10）A/D參考電平要加去耦電容，用串聯(lián)終端電阻的方法減小信號(hào)傳輸中的反射。11）盡量不用IC插座，而是將集成電路，特別是高性能的模擬電路器件和數(shù)字、模擬混合的集成電路直接焊在印刷線路板上。23第二十三頁，共三十一頁，編輯于2023年，星期日19.看門狗定時(shí)器

看門狗電路可根據(jù)程序在運(yùn)行指定時(shí)間間隔是否進(jìn)行相應(yīng)的操作來判斷程序運(yùn)行是否出錯(cuò)，即未按市府為看門狗，定時(shí)器為出錯(cuò)。因此看門狗是保證嵌入式軟件長(zhǎng)期、可靠和穩(wěn)定運(yùn)行的有效措施之一。微處理器中的看門狗定時(shí)器是一種特殊功能的定時(shí)器，其結(jié)構(gòu)與普通定時(shí)器基本一樣，可以給看門狗定時(shí)器設(shè)置一個(gè)實(shí)際的時(shí)間值。但這種定時(shí)器具有可重觸發(fā)功能的，即可連續(xù)觸發(fā)，以增加延遲時(shí)間。24第二十四頁，共三十一頁，編輯于2023年，星期日看門狗定時(shí)器常用于使嵌入式系統(tǒng)在出錯(cuò)情況下重新啟動(dòng)，在這種應(yīng)用下可以修改系統(tǒng)程序，使其在程序中多處含有可觸發(fā)看門狗定時(shí)器的語句。這些語句應(yīng)放在適當(dāng)?shù)奈恢茫沟迷诔绦蛘?zhí)行時(shí)，看門狗定時(shí)器在每次計(jì)時(shí)超時(shí)內(nèi)至少觸發(fā)一次，使定時(shí)器一直處于延時(shí)階段，不能產(chǎn)生定時(shí)到的輸出信號(hào)。在硬件設(shè)計(jì)上可以將看門狗定時(shí)器的出錯(cuò)信號(hào)連接到微處理器的復(fù)位引腳，如果程序產(chǎn)生沒有預(yù)料的錯(cuò)誤，例如進(jìn)入一個(gè)不想要的無窮循環(huán)，或等待一個(gè)永遠(yuǎn)不會(huì)到達(dá)的輸入事件，則看門狗定時(shí)器將超時(shí)，產(chǎn)生定時(shí)到輸出信號(hào)，這樣微處理器會(huì)自動(dòng)復(fù)位，并重新啟動(dòng)程序。25第二十五頁，共三十一頁，編輯于2023年，星期日

另外，在實(shí)際使用中，還有不想在系統(tǒng)運(yùn)行期間復(fù)位整個(gè)系統(tǒng)的情況時(shí)，可將看門狗定時(shí)器的輸出信號(hào)接到中斷引腳，并編寫一個(gè)中斷服務(wù)程序，這樣以便在程序不正常時(shí)，會(huì)跳到程序中可安全執(zhí)行的部分。甚至也可以將以上這兩種響應(yīng)方式結(jié)合起來，先跳到一個(gè)中斷服務(wù)程序去測(cè)試系統(tǒng)元件，并記錄發(fā)生錯(cuò)誤的情形，然后再將系統(tǒng)復(fù)位。中斷服務(wù)程序可以記錄錯(cuò)誤的數(shù)量以及每項(xiàng)錯(cuò)誤的出錯(cuò)原因等信息，使技術(shù)人員稍后可以分析這些信息，以決定是否需要更換某些元件。注意，嵌入式系統(tǒng)經(jīng)常需要能從錯(cuò)誤中自我恢復(fù)，因?yàn)槭褂谜呖赡軣o法像重新啟動(dòng)通用計(jì)算機(jī)那樣去啟動(dòng)嵌入式系統(tǒng)。26第二十六頁，共三十一頁，編輯于2023年，星期日8.2.3軟件系統(tǒng)中常采用的幾種抗干擾措施和方法嵌入式系統(tǒng)在噪聲環(huán)境下運(yùn)行，除了硬件抗干擾措施外，還可以用軟件來增強(qiáng)系統(tǒng)的抗干擾能力。軟件抗干擾屬于嵌入式系統(tǒng)的自身防御行為，其前提條件是系統(tǒng)中抗干擾軟件不會(huì)因干擾而損壞。軟件抗干擾方法很多，本節(jié)敘述RAM數(shù)據(jù)冗余技術(shù)和輸入輸出通道中的軟件抗干擾方法。27第二十七頁，共三十一頁，編輯于2023年，星期日

1．RAM數(shù)據(jù)冗余技術(shù)用數(shù)據(jù)冗余技術(shù)以實(shí)現(xiàn)RAM自救。RAM中的數(shù)據(jù)因干擾而丟失、破壞也是經(jīng)常發(fā)生的一種現(xiàn)象。因?yàn)镽AM中保存的是系統(tǒng)的原始參數(shù)、狀態(tài)標(biāo)志、工作變量、計(jì)算結(jié)果等，一旦破壞會(huì)使系統(tǒng)不能運(yùn)行，或雖能運(yùn)行但會(huì)給出錯(cuò)誤的結(jié)果，這種錯(cuò)誤的結(jié)果還可能進(jìn)一步釀成系統(tǒng)的重大事故。如何實(shí)現(xiàn)RAM內(nèi)容的自救呢?通常可用數(shù)據(jù)冗余技術(shù)，即同樣的數(shù)據(jù)在幾個(gè)地方同時(shí)存放。當(dāng)原數(shù)據(jù)被破壞時(shí)，用備份數(shù)據(jù)塊去修復(fù)。備份數(shù)據(jù)的存放地址一般應(yīng)考慮備份數(shù)據(jù)和原始數(shù)據(jù)之間保持相當(dāng)?shù)木嚯x，使得不至于被同時(shí)破壞。還要注意使數(shù)據(jù)區(qū)不要靠近堆棧，以免萬一堆棧溢出造成數(shù)據(jù)丟失，或讀寫數(shù)據(jù)操作破壞堆棧。怎樣知道原數(shù)據(jù)已被破壞，而要起用備份數(shù)據(jù)呢?現(xiàn)介紹以下2種方法供讀者參考。28第二十八頁，共三十一頁，編輯于2023年，星期日

（1）

求和法

對(duì)所要保護(hù)的數(shù)據(jù)塊進(jìn)行求和