電工電子技術主講：王進玲第二章：門電路與組合邏輯電路譯碼器

譯碼是編碼的反過程。它是將代碼的組合譯成一個特定的輸出信號。譯碼器

具有譯碼功能的邏輯電路稱為譯碼器。

二進制譯碼器的輸入是n位二進制代碼，

n

位二進制代碼有2n

種組合,每組輸入代碼對應一個輸出端，所以

n

位二進制譯碼器有2n

個輸出端或稱二進制譯碼器可譯出2n

種狀態或信息。1.二進制譯碼器

二進制譯碼器的輸入是n位二進制代碼，

n

位二進制代碼有2n

種組合,每組輸入代碼對應一個輸出端，所以

n

位二進制譯碼器有2n

個輸出端或稱二進制譯碼器可譯出2n

種狀態或信息。設輸入代碼的位數為n，則稱該二進制譯碼器為n/2n線譯碼器。4個2位譯碼器二進制代碼高低電平信號1.二進制譯碼器

下面以2/4線譯碼電路為例說明譯碼器的原理。邏輯圖

下面以2/4線譯碼電路為例說明譯碼器的原理。1.二進制譯碼器輸入端輸出端控制端在=0時，譯碼器開始工作。當A1A0=00時，輸出端=0，其余輸出端為1；當A1A0=01時，輸出端=0，其余輸出端為1；其他情況依次類推。

可見輸入一組代碼時，譯碼器只有一路輸出為0，即一組代碼只能譯出一個狀態。1.二進制譯碼器

在中規模組合邏輯電路產品中，常用的二進制譯碼器有雙2/4線的74LS139，3/8線的74LS138，4/16線的74LS154等。下面介紹74LS138的構成及邏輯功能。

片選端輸出端輸入端由表可知，片選控制端=0，或==1時，譯碼器停止譯碼，輸出全部為高電平。只有當=1、==0時，譯碼器才進行譯碼。1.二進制譯碼器二進制譯碼器在數字系統中有著廣泛的應用，現舉例如下：（1）用于譯碼的功能擴展用規模相對較小的譯碼器可以實現規模相對較大的譯碼，進行輸出位數的擴展。例如，用兩片74LS138的8位輸出通過級聯實現4/16線譯碼的16位輸出。輸入端輸出端2#芯片的端和1#芯片的、端均由地址碼的最高位D3控制，2#芯片==0，1#芯片的=1滿足譯碼的功能要求，兩片的地址輸入端A2A1A0分別并聯，由地址碼后三位D2D1D0控制。這樣，當“0~7”的代碼輸入時，D3=0，2#片不工作，1#片正常譯碼，~中有一個與代碼對應的輸出端為低電平。當“8~15”的代碼輸入時，D3=1，1#片不工作，2#片正常譯碼，~有一個為低電平。1.二進制譯碼器（2）用做數據分配

在數據傳輸系統中，經常需要將總線中的數據傳輸到多個支路中的一路上去，傳往支路中哪一路，就需要用唯一地址譯碼器來選擇。在這種裝置中，譯碼器起著數據分配的作用(將數據分配到多個支路中的一路上去)，稱為數據分配器。如用74LS38實現：如果令==0，(滿足譯碼工作要求)，將輸入數據D從端輸入，那么由地址確定的輸出==，即總線上的數據D以反碼形式從端送出。欲得到原碼輸出，只需在數據D與端之間加反相器即可。1.二進制譯碼器（3）用作構成組合邏輯函數

由于n位地址輸入的二進制譯碼器有2n個代碼輸入，包含了n變量函數的全部最小項m0~m(2n-1)，所以利用一些附加的門電路將這些最小項恰當地組合起來，便可以產生任何n變量的組合邏輯函數，即二進制譯碼器可充當組合邏輯函數發生器。[例]用3/8線譯碼器74LS138實現下列多輸出組合邏輯函數。輸出的邏輯函數式為1.二進制譯碼器解：首先將給定函數各式變換為最小項之和的形式，得到[例]用3/8線譯碼器74LS138實現下列多輸出組合邏輯函數。1.二進制譯碼器

令74LS138的地址輸入端A2=A、A1=B、A0=C，則它的各輸出端就是各輸入變量最小項的反函數形式，即~分別對應為。運用還原律和摩根定理即可將上列各函數變換為[例]用3/8線譯碼器74LS138實現下列多輸出組合邏輯函數。1.二進制譯碼器

這樣在74LS138之后再加四個與非門就可以實現這些函數了，如[例]用3/8線譯碼器74LS138實現下列多輸出組合邏輯函數。

在數字電路中，常常需要把運算結果用十進制數顯示出來，這就要用顯示譯碼器。2.顯示譯碼器

（1）半導體數碼管

由七段發光二極管構成gfedcba低電平時發光高電平時發光共陽極接法共陰極接法2.顯示譯碼器

（2）七段顯示譯碼器100101111112.顯示譯碼器七段顯示譯碼器狀態表gfedcba2.顯示譯碼器七段譯碼器和數碼管的連接圖CT7449型譯碼器

引