精品文檔-下載后可編輯Achronix將GDDR6的優勢從圖形計算擴展至高性能網絡應用-設計應用

簡介：隨著網絡和數據中心帶寬需求的日益提升，針對高性能內存解決方案的需求也是水漲船高。對于超過400Gbps的系統開發，以經濟高效的方式實現內存方案的性能和效率已經成為項目中的重要挑戰之一。1.概述隨著網絡和數據中心帶寬需求的日益提升，針對高性能內存解決方案的需求也是水漲船高。對于超過400Gbps的系統開發，以經濟高效的方式實現內存方案的性能和效率已經成為項目中的重要挑戰之一。圖形雙數據速率（GDDR）內存初是為了滿足游戲機和PC的高性能圖形計算需求而開發的，自2022年面市至今歷經十余載，已經在市場中久經考驗，如今也正被應用于網絡和數據中心領域等其他領域，為產品提供低風險、靈活而又經濟高效內存解決方案。在接下來的章節中，本文將首先分享推動這些高帶寬和高性能需求的網絡行業宏觀趨勢，然后討論GDDR6如何以比當今任何其他高帶寬內存解決方案更好地滿足這些需求，介紹AchronixSpeedster7tFPGA產品中的GDDR6控制器。我們將會陸續推出關于GDDR6其他有用知識的系列文章，比如GDDR6構架和基本使用方法，存取帶寬與延遲的性能測評，網絡應用參考設計，以及如何應對GDDR6系統級設計中的信號完整性挑戰，敬請關注。2.網絡行業趨勢思科在2022年發布的可視化網絡指數（VisualNetworkingIndex）[1]稱，2022年互聯網IP流量月均為122EB（1018Bytes），預計到2022年將增加到396EB，復合年增長率（CAGR）為26%，這一趨勢大部分與大數據的興起和不斷增長的視頻流量有關。

圖1：互聯網IP流量預測（CiscoVNI2022-2022）[1]同一研究[1]預測，智能手機和平板電腦等接入設備的數量將從2022年的180億臺增長到2022年的285多億臺設備（圖2），屆時人均所擁有的網絡接入設備數量將達到3.6臺。得益于5G以及物聯網（IoT）的發展，2022年總連接節點數量中M2M設備的數量將超過50%。

圖2：需要連接的網絡設備（CiscoVNI2022-2022）[1]3.是什么在推動網絡需求？幾個重要領域的增長正在推動網絡行業中這些前所未有的需求：移動數據和互聯網視頻：通過互聯網按需訪問數據和高清視頻的需求不斷增加。（此處不包含非按需的網絡訪問，比如占據全網流量25%以上的DDoS攻擊）物聯網（IoT）：物聯網正在增加必須訪問網絡的設備數量，如可穿戴設備、智能家電和汽車。云服務：無數企業正在將其服務遷移到云中，云端的創新業務也在不斷的增加。大數據分析：要使復雜網絡的所有部分都高效運行，網絡中的邊緣設備必須通過智能的數據分析，來更好、更快地了解其攜帶的數據。總之，更多的用戶、更多的設備、更大的屏幕，以及更多樣的云端服務正在推動IP流量呈指數級增長。在增長沒有放緩跡象的情況下，我們如何設計產品以滿足這些要求？4.為什么使用GDDR6？

原因1：的性能如今，GDDR6的密度已經做到16Gbits，與容量的DDR4內存芯片一致。GDDR6器件的帶寬高達512Gb/s，是DDR4的10倍。在未來，GDDR6將按照標準向更高容量更快速度演進。GDDR6的這些優勢，使其成為滿足現代網絡需求的理想選擇。

圖3:DDRvs.GDDR容量比較[2]

圖4:DDRvs.GDDR帶寬比較[2]原因2：降低總擁有成本在考慮總擁有成本（TCO）時，請務必考慮設計的所有方面。圖5比較了三種不同的方法，以滿足1Tb交換應用程序的需求。如圖所示，相對于DDR4，采用GDDR6不僅可以將設計復雜性降低80%，還可以減少82%的PCB面積占用，并將能效提高44%。

圖5:各種主流內存方案的總擁有成本（TCO）比較[2]原因3：輕松設計如果您已經熟悉傳統的DDR設計，則使用GDDR內存進行設計將是一種熟悉的低風險體驗。對邏輯工程師和軟件工程師來說，GDDR6與傳統DDR技術使用的方法類似，Speedster7tFPGA所內建的GDDR6控制器進一步簡化了設計。對于硬件工程師來說，GDDR6的高速單端SerDes信號管腳與DDR的低速信號管腳的設計規則區別較大，Achronix將提供高速信號設計手冊以及參考設計，幫助客戶低風險地從DDR遷移到GDDR6。如果您已經熟悉GDDR5設計，那么過渡至GDDR6將是非常順滑的設計體驗。GDDR6和GDDR5之間的主要區別與封裝和引腳相關，遵循相同的設計實踐。5.AchronixSpeedster7tFPGA產品中的GDDR6控制器Achronix半導體的Speedster7tFPGA系列針對高帶寬工作負載進行了優化，消除了與傳統FPGA相關的性能瓶頸。Speedster7tFPGA基于臺積電的7nmFinFET工藝技術，采用革命性的新型2D片上網絡（NoC）和獨創的機器學習處理器（MLP）矩陣，并利用高帶寬GDDR6接口、400G以太網和PCIExpressGen5端口等IP，可提供ASIC級性能，同時保留完整的編程性能。

圖6:AchronixSpeedster7t1500高性能FPGA構架[3]Speedster7tFPGA設計具有多達8個GDDR6控制器，以較低的成本提供快的訪問速度，同時保證相當于LPDDR5水平的低功耗。每個